芯片制造方法及设备与流程

电气元件制品的制造及其应用技术1.本公开的实施例一般地涉及一种芯片制造方法及设备。背景技术：2.随着半导体工艺尺寸进一步缩小，为了应对集成电路(ic)制造面临的良率以及光罩(reticle)尺寸等方面的挑战，提出了芯片集合(chiplet)技术(或小芯片技术)，其通过例如裸片对裸片(d2d)的内部互连技术将多个具有特定功能的裸片相互连接起来，以实现多个模块芯片与底层基础芯片封装在一起，从而形成一个系统芯片。多个系统芯片还可以进一步集成到一个多芯片模块(mcm)中，以形成高密度和高可靠性的微电子组件。3.由于采用芯片集合技术可以大幅提高大型芯片的良率、降低设计的复杂度和设计成本以及降低芯片制造的成本等优势，因而被广泛应用于当今的半导体芯片制造中。技术实现要素：4.本公开至少一实施例提供一种芯片制造方法。该芯片制造方法包括：在晶圆上制备多个预定芯片集合，其中，每个预定芯片集合包括多个单芯片；对多个预定芯片集合中的每个单芯片进行合格性测试；基于测试的结果对晶圆进行切割，其中，响应于多个预定芯片集合中的第一预定芯片集合内的每个芯片都是合格的，将第一预定芯片集合作为整体切割，或者响应于多个预定芯片集合中的第二预定芯片集合内的部分芯片是合格的时，将第二预定芯片集合中不合格的单芯片和合格的单芯片切割分离。该芯片制造方法基于晶圆上形成的单芯片的是否合格对晶圆进行不同方式的切割，从而减少制造成本。5.例如，本公开至少一实施例提供的芯片制造方法，在基于测试结果对晶圆进行切割之后，还包括将切割得到的中间产品进行封装。6.例如，在本公开至少一实施例提供的芯片制造方法中，对切割得到的中间产品进行封装包括：将第一预定芯片集合作为整体切割所得到的第一中间产品整体进行封装；以及将第二预定芯片集合中不合格的单芯片和合格的单芯片切割分离所得到的包括至少一个合格的单芯片的第二中间产品进行封装。7.例如，在本公开至少一实施例提供的芯片制造方法中，包括至少一个合格的单芯片的第二中间产品包括至少两个彼此互连的单芯片，并且将第二预定芯片集合中不合格的单芯片和合格的单芯片切割分离所得到的包括至少一个合格的单芯片的第二中间产品进行封装包括：将至少两个彼此互连的单芯片整体进行封装。8.例如，在本公开至少一实施例提供的芯片制造方法中，在晶圆上制备多个预定芯片集合包括：位于多个预定芯片集合中的同一预定芯片集合的多个单芯片至少由同一芯片制备光罩形成。9.在本公开至少一实施例提供的芯片制造方法中，在晶圆上制备多个预定芯片集合包括：在晶圆中制备导电结构电连接同一预定芯片集合内相邻的两个单芯片。10.例如，在本公开至少一实施例提供的芯片制造方法中，在晶圆上制备多个预定芯片集合还包括：在同一预定芯片集合内相邻的两个单芯片之间形成切割道区域；并且其中，在晶圆中制备导电结构电连接同一预定芯片集合内相邻的两个单芯片包括：相邻的两个单芯片通过导电结构经切割道区域电连接。11.例如，在本公开至少一实施例提供的芯片制造方法中，在晶圆上制备多个预定芯片集合还包括：在相邻的两个单芯片之间的切割道区域的两端分别设置密封环。12.例如，在本公开至少一实施例提供的芯片制造方法中，密封环与两个单芯片的与切割道区域延伸方向相垂直的芯片边缘对齐。13.在本公开至少又一实施例提供的芯片制造方法中，在对多个预定芯片集合中的每个单芯片进行测试之后还包括：根据测试的结果，在晶圆上形成至少一个重分布层以电连接同一预定芯片集合内相邻的两个合格的单芯片。14.例如，在本公开至少一实施例提供的芯片制造方法中，对于同一预定芯片集合为第一预定芯片集合的情形，重分布层包括用于电连接第一预定芯片集合内全部合格的单芯片的第一导电结构；或者，对于同一预定芯片集合为第二预定芯片集合的情形，若第二预定芯片集合包括在同一行或同一列的相邻的两个合格的单芯片，重分布层包括用于电连接第二预定芯片集合内的在同一行或同一列的相邻的两个合格的单芯片的第二导电结构；或者若第二预定芯片集合不包括在同一行或同一列的相邻的两个合格的单芯片，重分布层不形成在第二预定芯片集合上，或重分布层形成在第二预定芯片集合上但不电连接相邻的两个单芯片。15.例如，在本公开至少一实施例提供的芯片制造方法中，在晶圆上制备多个预定芯片集合还包括：在同一预定芯片集合内相邻的两个单芯片之间形成切割道区域，并且其中，重分布层经同一预定芯片集合内相邻的两个合格的单芯片之间的切割道区域电连接同一预定芯片集合内相邻的两个合格的单芯片。16.例如，在本公开至少一实施例提供的芯片制造方法中，在晶圆上形成至少一个重分布层以电连接同一预定芯片集合内相邻的两个合格的单芯片包括：对于同一预定芯片集合为第一预定芯片集合的情形，使用第一光罩在第一预定芯片集合上形成包括第一导电结构的重分布层；或者，对于同一预定芯片集合为第二预定芯片集合的情形，使用第二光罩在第二预定芯片集合上形成包括第二导电结构的重分布层，或者使用第三光罩在第二预定芯片集合上形成不电连接相邻的两个单芯片的重分布层，其中，第一光罩、第二光罩以及第三光罩彼此不同。17.例如，在本公开至少一实施例提供的芯片制造方法中，至少一个重分布层包括至少一个钝化层、形成在钝化层表面上的导电走线以及穿过钝化层的通孔。18.本公开至少一个实施例提供一种芯片制造设备，该芯片制造设备包括处理器；存储器，包括至少一个计算机程序模块；其中，至少一个计算机程序模块被存储在存储器中并被配置为由处理器执行时，可以实现本公开任一实施例提供的芯片制造方法。19.本公开至少一个实施例提供一种计算机可读存储介质，非暂时性地存储有计算机可执行指令，当计算机可执行指令由计算机执行时可以实现本公开任一实施例提供的芯片制造方法。附图说明20.为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。21.图1是示出包括多个芯片集合的晶圆的示意图。22.图2是示出图1中的一个芯片集合的示意图。23.图3是示出根据本公开的至少一实施例的芯片制造方法的流程图。24.图4a是示出晶圆中的多个示例性预定芯片集合的示意图。25.图4b示出了针对不同预定芯片集合将切割得到的中间产品进行封装所得到的最终产品。26.图4c是示出示例最终产品的结构图。27.图5a是示出根据本公开的至少一实施例的芯片制造方法的流程图28.图5b示出了图4a的预定芯片集合的示意图及其沿aa’的截面图。29.图6a是示出根据本公开的至少一实施例的芯片制造方法的流程图。30.图6b是示出根据本公开的至少一实施例的使用不同光罩在晶圆上形成重分布层的示意图31.图6c示出了图4a的预定芯片集合的一个示例的示意图及其沿aa’的截面图。32.图7示出了根据本公开一实施例的芯片制造设备的示意图。33.图8示出了根据本公开一实施例的一种计算机可读存储介质的示意图。具体实施方式34.为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。35.除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。36.下面结合附图对本公开的一些实施例进行详细说明。为了保持本公开实施例的以下说明清楚且简明，可省略已知功能和已知部件的详细说明。当本公开实施例的任一部件在一个以上的附图中出现时，该部件在每个附图中由相同或类似的参考标号表示。37.如上所述，芯片集合(chiplet)技术被广泛应用于当今的半导体芯片制造中。一般地，在晶圆上形成多个芯片并切割晶圆以形成多个单独的芯片，再将合格的单独的芯片进行封装，以得到期望的芯片产品。然而，在晶圆上形成的芯片的尺寸会影响得到的芯片的良品率，因此随着在晶圆上形成的芯片的面积的增大和密度的提高，测试以得到合格的单独的芯片的成本也会增大。38.至少针对上述问题，本公开至少一实施例提供了一种芯片制造方法。该芯片制造方法包括：在晶圆上制备多个预定芯片集合，其中，每个预定芯片集合包括多个单芯片；对多个预定芯片集合中的每个单芯片进行合格性测试；基于测试的结果对晶圆进行切割，其中，响应于多个预定芯片集合中的第一预定芯片集合内的每个芯片都是合格的，将第一预定芯片集合作为整体切割，或者响应于多个预定芯片集合中的第二预定芯片集合内的部分芯片是合格的时，将第二预定芯片集合中不合格的单芯片和合格的单芯片切割分离。该实施例的芯片制造方法基于晶圆上形成的单芯片的是否合格对晶圆进行不同方式的切割，得到不同芯片集合形式，从而减少制造成本。39.图1是示出包括多个芯片集合110的晶圆100的示意图。40.如图1所示，晶圆100包括呈网格状的多个芯片集合110，其中，每个芯片集合110进一步包括多个单芯片(又称为裸片)120。例如，在图1中，一个芯片集合110可以包括四个单芯片120，例如，该四个芯片120可以具有相同的功能和/结构，诸如同一处理器的四个处理器核，或者该四个芯片120可以具有不同的功能和/结构，诸如同一系统芯片(soc)中处理器核、图像处理核、ai加速核、存储单元等，但本公开不限于此。例如，同一个芯片集合110中的多个单芯片可以被组合用于形成一个芯片集合(chiplet)。又例如，不同芯片集合的单芯片也可以被组合用于形成一个芯片集合。41.在一些实施例中，位于多个芯片集合110中的同一芯片集合的多个单芯片，例如，在芯片制备过程中可以被整体处理，可以至少由同一芯片制备光罩形成，例如，对于芯片制备过程中的至少一道光刻工艺使用同一光罩进行，然后进行刻蚀工艺，例如，对于芯片制备过程中的多道光刻工艺分别使用同样的多个光罩(例如，同一批光罩)进行，然后分别进行刻蚀工艺。通常制备一个芯片需要进行几十甚至上百道光刻工艺。例如，在一些示例中，位于多个芯片集合110中每个芯片集合的多个单芯片均由同一芯片制备光罩形成；或者，在又一些示例中，位于多个芯片集合110中的不同的芯片集合的多个单芯片可以由不同的芯片制备光罩形成。下面将参照图2进一步描述芯片集合110。42.图2是示出图1中的一个芯片集合110的示意图。43.如图2所示，芯片集合110包括四个单芯片120a、120b、120c和120d。单芯片120a、120b、120c和120d可以如图2所示的布置方式设置在芯片集合110中。并且，在相邻的两个单芯片之间形成切割道区域150。也就是说，该芯片集合110内，在单芯片120a和单芯片120b之间、在单芯片120a和单芯片120c之间、在单芯片120b和单芯片120d之间以及在单芯片120c和单芯片120d之间分别形成了在该芯片集合中呈十字形的切割道区域150；另一方面，在芯片集合之间，形成有类似的井字形切割道区域(参见图1)。在制备完成之后，如果通过芯片集合之间的切割道区域进行切割，则可以得到独立的芯片集合；进一步，如果通过芯片集合之内的切割道区域整体或部分进行切割，则可以得到独立的单芯片或包括两个或以上的单芯片的单芯片集合。例如，可以使用轮锯、线据以及激光等方式进行切割。44.图3是示出根据本公开的至少一实施例的芯片制造方法的流程图。下面将结合图1和图2，详细描述图3中示出的芯片制造方法。45.如图3所示，芯片制造方法可以包括如下步骤s310、s320和s330。46.步骤s310：在晶圆100上制备多个预定芯片集合110，其中，每个预定芯片集合110包括多个单芯片(例如，图1的单芯片120或者图2的单芯片120a、120b、120c和120d，这里统称为单芯片120)。47.步骤s320：对多个预定芯片集合110中的每个单芯片120进行合格性测试。48.步骤s330：基于测试的结果对晶圆100进行切割。49.其中，对于本公开的不同实施例，步骤s330的示例还可以进一步包括下面的步骤s340、s350和s360。50.步骤s340：对于多个预定芯片集合110中的每个预定芯片集合110，判断在该同一预定芯片集合110中的每个单芯片120是否合格。51.步骤s350：响应于多个预定芯片集合110中的第一预定芯片集合内的每个单芯片120都是合格的，将该第一预定芯片集合作为整体切割。52.步骤s360：响应于多个预定芯片集合110中的第二预定芯片集合内的部分单芯片120是合格的，将该第二预定芯片集合中不合格的单芯片和合格的单芯片切割分离。53.这里的“第一预定芯片集合”、“第二预定芯片集合”等表述用于指代多个预定芯片集合110中被选作处理对象的芯片集合，其可以是多个预定芯片集合110中任何符合上述描述的芯片集合。54.在一些实施例中，在如图1所示的晶圆100上制备多个预定芯片集合110，该多个预定芯片集合110呈网格状制备在晶圆100上。每个预定芯片集合110可以包括多个(例如，四个)单芯片120。然后，对多个单芯片120中的每个单芯片120进行合格性测试，例如，对单芯片120的电气性能力和电路机能进行测试，或者任何本领域的普通技术人员所熟知的针对芯片性能的测试，本公开对此不作限制。在完成对每个单芯片120的合格性测试之后，基于测试的结果确定切割方案，根据切割方案对晶圆100进行切割。55.例如，根据本公开的至少一实施例，多个预定芯片集合110中的一个预定芯片集合(如上所述，下文中称为“第一预定芯片集合”)内的每个单芯片120都是合格的，因此，响应于该第一预定芯片集合内的每个单芯片120都是合格的，可以将该第一预定芯片集合作为整体切割。换言之，可以从晶圆100直接切割出第一预定芯片集合，并且在切割之后，该第一预定芯片集合中的各个单芯片还保持彼此机械连接的状态，而无需先将晶圆100切割成多个单芯片120，再将多个单芯片120中的一部分集成为芯片集合。56.例如，根据本公开的至少又一实施例，多个预定芯片集合110中的一个预定芯片集合(如上所述，下文中称为“第二预定芯片集合”)内的部分单芯片120是合格的，因此，响应于第二预定芯片集合内的部分单芯片120是合格的，可以将第二预定芯片集合中不合格的单芯片和合格的单芯片切割分离。换言之，将进一步切割符合前述要求的预定芯片集合110以使得该预定芯片集合110中不合格的单芯片和合格的单芯片分离，例如，在切割之后，第二预定芯片集合中的多个合格的单芯片(如果存在的话)可以仍然保持彼此机械连接的状态，或者也被分离。57.参照图4a并结合上述步骤s340、s350和s360，下面将详细描述如何实现步骤s330的基于测试的结果对晶圆100进行切割。58.图4a是示出晶圆100中的多个示例性预定芯片集合410、420和430的示意图。59.如图4a所示，晶圆100上制备有多个芯片集合，该多个芯片集合至少包括下面要讨论的预定芯片集合410、420和430，其中，预定芯片集合410、420和430中的每个预定芯片集合都包括四个单芯片。具体地，预定芯片集合410包括单芯片412a、412b、412c和412d；预定芯片集合420包括单芯片422a、422b、422c和422d；以及预定芯片集合430包括单芯片432a、432b、432c和432d。例如，在芯片制备工艺的每一次光刻工艺中，通过步进式曝光工艺来制备上述多个芯片集合，因此，位于预定芯片集合410、420和430的多个单芯片可以由同一芯片制备光罩形成。60.如图4a的预定芯片集合410所示，其中的四个单芯片412a、412b、412c和412d都是合格的单芯片。因此，基于上述图3中的步骤s340和s350，可以将预定芯片集合410作为整体切割。在切割之后，该预定芯片集合410中的四个单芯片还保持彼此机械连接的状态。61.如图4a的预定芯片集合420所示，在预定芯片集合420中的四个单芯片422a、422b、422c和422d中，单芯片422b和422c是不合格的单芯片，单芯片422a和422d是合格的单芯片，因此，基于上述图3中的步骤s340和s360，可以将预定芯片集合420中不合格的单芯片422b和422c与合格的单芯片422a和422d切割分离。在切割之后，该预定芯片集合420中的两个合格的单芯片不但彼此相分离，同时也与其他的不合格的单芯片相分离。62.如图4a的预定芯片集合430所示，在预定芯片集合430中的四个单芯片432a、432b、432c和432d中，单芯片432a和432b是不合格的单芯片，单芯片432c和432d是合格的单芯片，因此类似地，基于上述图3中的步骤s340和s360，可以将预定芯片集合430中不合格的单芯片432a和432b与合格的单芯片432c和432d切割分离。在切割之后，该预定芯片集合410中的两个合格的单芯片还保持彼此机械连接的状态，但与其他的不合格的单芯片相分离。63.在一些实施例中，在基于测试结果对晶圆100进行切割之后，还包括将切割得到的中间产品进行封装。例如，可以将第一预定芯片集合作为整体切割得到的中间产品(诸如，经切割得到的第一预定芯片集合整体)进行封装，也可以将第二预定芯片集合中不合格的单芯片和合格的单芯片切割分离得到的中间产品(例如，经切割分离得到的合格的单芯片)进行封装。64.返回图3，本公开实施例的芯片制造方法还可以包括步骤s355和s365。65.s355：将第一预定芯片集合作为整体切割所得到的第一中间产品整体进行封装。66.s365：将第二预定芯片集合中不合格的单芯片和合格的单芯片切割分离所得到的包括至少一个合格的单芯片的第二中间产品进行封装。67.下面将参照图4a进一步地描述上述步骤s355和s365的示例。68.如前所述，由于图4a的预定芯片集合410中的四个单芯片412a、412b、412c和412d都是合格的单芯片，因此，可以将预定芯片集合410作为整体切割并得到第一中间产品415，并且然后可以将第一中间产品415整体进行封装，例如得到后续与其他芯片集合合用的中间产品或得到最终产品。69.然而，对于图4a的预定芯片集合420和430，由于其中的单芯片不都是合格的单芯片，可以在将预定芯片集合420和430中不合格的单芯片和合格的单芯片切割分离之后，将得到的包括至少一个合格的单芯片的第二中间产品进行封装。例如，对于图4a的预定芯片集合420，在将预定芯片集合420中不合格的单芯片422b和422c与合格的单芯片422a和422d切割分离之后，可以将得到的包括合格的单芯片422a和422d中的至少一个的中间产品进行封装，例如，可以分别将包括合格的单芯片422a的中间产品425a和包括合格的单芯片422d的中间产品425b进行封装，例如得到后续与其他芯片集合合用的中间产品或得到最终产品。70.类似地，对于图4a的预定芯片集合430，在将预定芯片集合430中不合格的单芯片432a和432b与合格的单芯片432c和432d切割分离之后，可以将得到的包括合格的单芯片432c和432d中的至少一个的中间产品进行封装，例如，可以分别将包括合格的单芯片432c的中间产品(为示出)和包括合格的单芯片432d的中间产品(为示出)进行封装。在这种情况下，预定芯片集合430中的合格的单芯片432c和432d被切割分离成单独的单芯片432c和单芯片432d，例如得到后续与其他芯片集合合用的中间产品或得到最终产品。71.然而，根据本公开的另一些实施例中，包括至少一个合格的单芯片的第二中间产品可以包括在同一行或同一列的至少两个合格的单芯片，因此，将所得到的包括至少一个合格的单芯片的第二中间产品进行封装可以包括将在同一行或同一列的至少两个合格的单芯片整体进行封装。72.如图4a所示，对于图4a的预定芯片集合430，合格的单芯片432c和432d制备在同一行(也可以视为在同一列)，因此，根据本公开的至少一实施例，可以将得到的包括合格的单芯片432c和432d两者的中间产品435进行封装。73.图4b示出了针对不同预定芯片集合将切割得到的中间产品进行封装所得到的进一步的中间产品或最终产品。74.如图4b所示，对于其中所有单芯片(即单芯片412a、412b、412c和412d)都是合格的预定芯片集合410，将切割得到的中间产品415进行封装可以得到最终产品p1，例如，该最终产品p1包括四个合格的单芯片并且其中包括的所有单芯片已经通过例如晶圆中制备的导电结构或晶圆上形成的重分布层实现互连(将在后文中详细描述)。75.如图4b所示，对于其中的单芯片不都是合格的预定芯片集合，例如，预定芯片集合420，将切割得到的中间产品425a和中间产品425b分别进行封装可以得到两个最终产品p2，每个最终产品p2都包括一个合格的单芯片。类似地，预定芯片集合430也可以被分割并封装，以得到两个最终产品p2，该两个最终产品p2分别包括合格的单芯片432c和合格的单芯片432d。然而，与预定芯片集合420不同，预定芯片集合430中的两个合格的单芯片是在同一行的相邻的两个单芯片，因此对于预定芯片集合430，如上所示，还可以将得到的包括合格的单芯片432c和432d两者的中间产品435进行封装，在这种情况下，可以得到最终产品p3，例如，该最终产品p3可以包括通过例如晶圆中制备的导电结构或晶圆上形成的重分布层实现互连(将在后文中详细描述)的两个相邻的合格的单芯片。76.下面将参照图4c，以将预定芯片集合410切割得到的中间产品415进行封装所得到最终产品p1为例，简要描述最终产品的结构。77.图4c是示出图4b中的最终产品p1的结构图。78.如图4c所示，最终产品400包括基板490和设置在基板490上的多个单芯片412，其中，相邻的两个单芯片412之间形成有切割道区域418。基板490和设置在其上的单芯片412之间设置有凸块480，用于将单芯片412固定在基板490上并使其与基板490中的导电结构(例如引线、过孔或接触盘等)相连接。79.此外，如下文将详细描述的，根据本发明的至少一实施例，相邻的两个单芯片412之间在切割道区域418彼此电连接，避免了例如在基板中设置走线来连接相邻的单芯片所可能带来的诸如能耗高、成本高、工艺复杂等问题。80.在又一些实施例中，最终产品可以是由单个单芯片构成的小芯片(例如，图4b的最终产品p2)，或者可以是由相邻的两个单芯片构成的芯片产品(例如，图4b的最终产品p3)，并且前述小芯片和/或芯片产品然后可以，例如，设置在基板上并彼此通过中介层(interposer)、重分布层(rdl)等方式电连接或与基板上的其他功能模块电连接，以形成新的芯片集合，或者可以集成到多芯片模块中，以形成高密度和高可靠性的微电子组。81.如上所述的芯片制造方法基于晶圆上的多个预定芯片集合中的多个单芯片中的每个是否合格来确定对晶圆的切割，可以从晶圆上直接切割得到包括多个合格的单芯片的完整的芯片集合，从而减少制造成本；并且，还可以从晶圆上切割得到包括至少一个合格的单芯片的小芯片(或芯片粒)，使得每一个合格的单芯片都能被充分利用并封装成最终产品，从而提高了晶圆的封装良品率，且有助于解决所得到的至少部分产品的能耗高、成本高、工艺复杂等问题。82.另一方面，在传统的芯片集合技术中，芯片集合中设置的逻辑芯片以及输入/输出芯片之间通常需要设置连接介面电路，诸如裸片对裸片(d2d)介面电路、高频宽存储器(hbm)实体介面电路等。对于人工智能(ai)和高性能(hp)计算，通常需要多个逻辑芯片以满足所需的巨大的计算能力。考虑到芯片产量和光罩尺寸的限制，对于适用于ai和hp计算的芯片(例如，多芯片模块(mcm))的制造，前述芯片集合技术及裸片对裸片互连技术都是必需的。83.当前，为了实现芯片集合中的d2d连接，通常使用凸块(bump)(或微凸块(ubump))和基板走线来连接mcm中的芯片集合的裸片(在本文中又可称为单芯片)，或者通过凸块(和/或微凸块)及中介层中的走线来实现芯片集合中的裸片的互连。然而，无论采用上述哪一种d2d互连方式，都需要额外的连接组件(例如，凸块、走线)，使得制备工艺流程复杂且成本较高。并且由于凸块与走线的连接特性，实现d2d连接的带宽和能耗也都面临巨大的挑战。84.至少针对上述问题，本公开至少一实施例还提供一种芯片制造方法。该方法包括在晶圆上制备多个预定芯片集合时，在晶圆中制备导电结构电连接同一预定芯片集合内相邻的两个单芯片，从而在减少制造成本的同时，实现高带宽且低能耗的d2d连接。85.图5a是示出根据本公开的至少一实施例的芯片制造方法的流程图。86.如图5a所示，图3的步骤s310可以进一步包括如下步骤s3105。87.步骤s3105：在晶圆中制备导电结构电连接同一预定芯片集合内相邻的两个单芯片。88.例如，参照图4a，在晶圆100上制备多个预定芯片集合410、420和430后，还在晶圆100中制备导电结构电连接同一预定芯片集合内相邻的两个单芯片，例如，连接预定芯片集合410内相邻的两个单芯片(诸如单芯片412a和412b、单芯片412a和412c、单芯片412b和412d以及单芯片412c和412d)；连接预定芯片集合420内相邻的两个单芯片(诸如单芯片422a和422b、单芯片422a和422c、单芯片422b和422d以及单芯片422c和422d)；连接预定芯片集合430内相邻的两个单芯片(诸如单芯片432a和432b、单芯片432a和432c、单芯片432b和432d以及单芯片432c和432d)。89.如上所示，在同一预定芯片集合内相邻的两个单芯片之间形成切割道区域，因此，在一些实施例中，相邻的两个单芯片可以通过导电结构经切割道区域电连接。90.下面将参照图5b，以图4a的预定芯片集合410为例，进一步详述。图5b示出了例如图4a的预定芯片集合410的示意图及其沿aa’的截面图。91.如图5b所示，预定芯片集合410内相邻的两个单芯片之间(即，单芯片412a和412b之间、单芯片412a和412c之间、单芯片412b和412d之间以及单芯片412c和412d之间)均形成有切割道区域418。相邻的两个单芯片，例如，单芯片412c和单芯片412d可以进一步通过导电结构417经切割道区域418电连接。类似地，单芯片412a和412b之间、单芯片412a和412c之间以及单芯片412b和412d之间均通过与导电结构417相同或相似的导电结构经切割道区域418电连接。92.返回图5a，当在晶圆上制备了多个预定芯片集合(步骤s310)，并且在晶圆中制备了导电结构电连接多个预定芯片集合中的每个芯片集合中包括的多个单芯片中相邻的两个单芯片后(步骤s310)，可以执行如图3所述的步骤s320和s330，以及与如上参照图3所述类似地，执行上述步骤s350和s355或者步骤s360和s365，这里不再赘述。93.在该实施例中，例如，多个预定芯片集合之间则没有制备如上所述的预定芯片集合中相邻单芯片之间的制备导电结构。94.此外，根据本公开的又一实施例，采用图5a的芯片制造方法时，如图5b所示，在晶圆上制备的多个预定芯片集合中的相邻的两个单芯片之间的切割道区域的两端还可以分别设置密封环416。例如，密封环416可以与两个单芯片的与切割道区域延伸方向相垂直的芯片边缘对齐。密封环用于密封切割道区域以防止水汽进入，并且密封环416还可以防止芯片在切割的时候受到机械应力损伤。在一些情况下，可以将密封环416接地以起到屏蔽芯片外干扰以及静电保护的作用。在一些实施中，密封环416可以是金属材质，但对于相邻的单芯片而言无电性连接的作用。95.如上，通过先在晶圆中制备导电结构电连接同一预定芯片集合内相邻的单芯片可以避免利用微凸块(或凸块)以及基板走线连接相邻的单芯片而造成的带宽和能耗问题，同时由于直接在晶圆中制备导电结构电连接芯片集合中的单芯片，简化了芯片集合制备的工艺流程并减少了连接芯片集合中的单芯片所需的额外成本。96.本公开至少一实施例还提供一种芯片制造方法。该方法包括在对晶圆上的多个预定芯片集合中的每个单芯片进行测试之后，根据测试的结果，在晶圆上形成至少一个重分布层以电连接同一预定芯片集合内相邻的两个合格的单芯片，从而在减少制造成本的同时，实现高带宽且低能耗的d2d连接。97.图6a是示出根据本公开的至少一实施例的芯片制造方法的流程图。98.如图6a所示，图3的步骤s320之后在步骤s330之前可以进一步包括如下步骤s3205。99.步骤s3205：根据测试的结果，在晶圆上形成至少一个重分布层以电连接同一预定芯片集合内相邻的两个合格的单芯片。100.在一些实施例中，对于同一预定芯片集合为第一预定芯片集合的情形(如上所述，预定芯片集合内的每个单芯片都是合格的)，重分布层可以包括用于电连接第一预定芯片集合内全部合格的单芯片的第一导电结构。例如，可以使用第一光罩在第一预定芯片集合上形成包括第一导电结构的重分布层。101.在又一些实施例中，对于同一预定芯片集合为第二预定芯片集合的情形(如上所述，预定芯片集合内的部分单芯片120是合格的)，若第二预定芯片集合包括在同一行或同一列的相邻的两个合格的单芯片(例如，图4a中的预定芯片集合430)，重分布层可以包括用于电连接第二预定芯片集合上的在同一行或同一列的相邻的两个合格的单芯片的第二导电结构，其中，可以使用第二光罩在第二预定芯片集合上形成包括第二导电结构的重分布层；或者，若第二预定芯片集合不包括在同一行或同一列的相邻的两个合格的单芯片(例如，图4a中的预定芯片集合420)，重分布层可以不形成在第二预定芯片集合上，或者重分布层可以形成在第二预定芯片集合上但不电连接相邻的两个单芯片。当分布层形成在第二预定芯片集合上但不电连接相邻的两个单芯片时，可以使用第三光罩在第二预定芯片集合上形成不电连接相邻的两个单芯片的重分布层。102.应注意，这里的第一、第二和第三光罩与上文中的芯片制备光罩是完全不同的光罩。例如，第一、第二和第三光罩可以是在制备重分布层的同一道光刻工艺中所使用的光罩，在使用了第一、第二和第三光罩对光刻胶从曝光以得到的光刻胶掩膜，之后再使用该光刻掩膜进行刻蚀工艺。在形成了重分布层之后，可以后续在重分布层上形成凸块等结构。103.图6b是示出根据本公开的至少一实施例的使用不同光罩(610a、610b和610c)在晶圆100上形成重分布层的示意图。104.如上所述，可以基于同一预定芯片集合内的每个单芯片的合格性测试的结果，使用不同的光罩在该同一预定芯片集合内形成包括导电结构的重分布层。在图6b中，“g”(good)表示经过合格性测试后结果为合格的单芯片，“ng”(not good)表示经过合格性测试后结果为不合格的单芯片。105.如图6b所示，对于同一预定芯片集合内的每个单芯片都是合格的情况，即在一个预定芯片集合中的所有单芯片都是合格的单芯片“g”，则可以使用第一光罩610a在该预定芯片集合内形成包括第一导电结构的重分布层，该包括第一导电结构的重分布层可以电连接该预定芯片集合内相邻的两个合格的单芯片“g”。106.当同一预定芯片集合内的单芯片不都是合格时，即同一预定芯片集合内同时包括合格的单芯片“g”和不合格的单芯片“ng”，则可以进一步分成以下两种情况。在一些实施例中，一个预定芯片集合中可以包括在同一行或同一列的相邻的两个合格的单芯片“g”，因此在这种情况下，可以使用第二光罩610b在该预定芯片集合上形成包括第二导电结构的重分布层，该包括第二导电结构的重分布层可以电连接该预定芯片集合内相邻的两个合格的单芯片“g”，并且可以使不合格的单芯片“ng”不与与其相邻的单芯片(合格的单芯片“g”或不合格的单芯片“ng”)电连接。应注意，这里的第二光罩610b不是固定的，具体地，第二光罩610b的形态可以根据合格的单芯片“g”的分布而变化。例如，在图6b所示的示例中，由于第二光罩610b-1和第二光罩610b-2所覆盖的预定芯片集合内的合格的单芯片“g”的分布不同，相应地，第二光罩610b-1和第二光罩610b-2不同。如图6b所示，第二光罩610b-1所覆盖的预定芯片集合内仅两个相邻的单芯片为合格的单芯片“g”，因此，第二光罩610b-1在其所覆盖的预定芯片集合上形成的重分布层可以使两个相邻的合格的单芯片“g”电连接；而第二光罩610b-2所覆盖的预定芯片集合内呈“l”型的三个相邻单芯片为合格的单芯片“g”，因此，第二光罩610b-2在其所覆盖的预定芯片集合上形成的重分布层可以使呈“l”型的三个相邻的合格的单芯片“g”电连接。在又一些实施例中，预定芯片集合中包括的多个合格的单芯片“g”彼此不相邻或者仅包括一个合格的单芯片“g”或者预定芯片集合中包括的所有单芯片都是不合格的单芯片“ng”，在这种情况下，可以使用第三光罩610c在预定芯片集合上形成不电连接相邻的两个单芯片的重分布层，也就是说，使用第三光罩610c在预定芯片集合上形成的重分布层中不包括导电结构。107.根据本公开的一些实施例中，第一光罩610a、第二光罩610b和第三光罩610c是彼此不同的光罩，并且第二光罩610b可以包括不同形态的多个第二光罩(例如，第二光罩610b-1和第二光罩610b-2)，由此可以有针对性地形成具有不同导电结构(或没有导电结构)的重分布层。此外，对于使用光罩可以形成的包括导电结构的重分布层(例如，使用第一光罩610a形成的包括第一导电结构的重分布层、或者使用第二光罩610b形成的包括第二导电结构的重分布层)，例如，重分布层可以包括至少一个钝化层、形成在钝化层表面上的导电走线以及穿过钝化层的通孔(via)，通孔中可以填充有导电材料，但本公开不限于此，重分布层可以包括任何合适的导电结构。108.如上所示，在同一预定芯片集合内相邻的两个单芯片之间形成切割道区域，因此，在一些实施例中，重分布层经同一预定芯片集合内相邻的两个合格的单芯片之间的切割道区域电连接同一预定芯片集合内相邻的两个合格的单芯片。下面将参照图6c，依旧以图4a的预定芯片集合410为例，进一步详述。109.图6c示出了图4a的预定芯片集合410的一个示例的示意图及其沿aa’的截面图。110.如图6c所示，预定芯片集合410内相邻的两个单芯片之间(即，单芯片412a和412b之间、单芯片412a和412c之间、单芯片412b和412d之间以及单芯片412c和412d之间)均形成有切割道区域418。如上所述，由于预定芯片集合410内的所有单芯片412a、412b、412c和412d都是合格的单芯片，因此可以使用光罩(图6b的第一光罩610a)在预定芯片集合410上形成了包括第一导电结构617的重分布层，该包括第一导电结构617的重分布层经切割道区域418电连接单芯片412c和单芯片412d。类似地，预定芯片集合410内的单芯片412a和412b之间、单芯片412a和412c之间以及单芯片412b和412d之间均通过包括第一导电结构617的重分布层经切割道区域418电连接。在一些实施例中，包括第一导电结构617的重分布层可以包括至少一个钝化层、形成在钝化层表面上的导电走线以及穿过钝化层的通孔。111.类似于图5b所描述的，在一些示例中，在晶圆上制备的多个预定芯片集合中的相邻的两个单芯片之间的切割道区域的两端还可以分别设置密封环616。密封环616的布置和特性与上述图5b中的密封环416类似，这里不再赘述。112.如上，在对晶圆上的多个预定芯片集合中的每个单芯片进行测试之后，根据测试的结果，在晶圆上形成至少一个重分布层以电连接同一预定芯片集合内相邻的两个合格的单芯片，可以只电连接相邻的合格的单芯片，避免了冗余的电连接(例如，与相邻的不合格的单芯片的电连接)，因而减少了连接芯片集合中的单芯片所需的额外成本，从而降低了制造成本。113.本公开至少一个实施例还提供一种芯片制造设备，该芯片制造设备包括处理器；存储器，包括至少一个计算机程序模块；其中，至少一个计算机程序模块被存储在存储器中并被配置为由处理器执行时，可以实现本公开任一实施例提供的芯片制造方法。114.图7示出了根据本公开一实施例的芯片制造设备700的示意图。如图7所示，该芯片制造设备700包括处理器710和存储器720。存储器720用于存储非暂时性计算机可读指令(例如，一个或多个计算机程序模块)。处理器710用于运行非暂时性计算机可读指令，非暂时性计算机可读指令被处理器710运行时可以执行上文所述的芯片制造方法中的一个或多个步骤。存储器720和处理器710可以通过总线系统和/或其它形式的连接机构(未示出)互连。115.例如，处理器710可以是中央处理单元(cpu)、图形处理单元(gpu)或者具有数据处理能力和/或程序执行能力的其它形式的处理单元。例如，中央处理单元(cpu)可以为x86或arm架构等。处理器710可以为通用处理器或专用处理器，可以控制芯片制造设备700中的其它组件以执行期望的功能。116.例如，存储器720可以包括一个或多个计算机程序产品的任意组合，计算机程序产品可以包括各种形式的计算机可读存储介质，例如，易失性存储器和/或非易失性存储器。易失性存储器可以包括诸如随机存取存储器(ram)和/或高速缓冲存储器(cache)等。非易失性存储器可以包括诸如只读存储器(rom)、硬盘、可擦除可编程只读存储器(eprom)、便携式紧致盘只读存储器(cd-rom)、usb存储器、闪存等。在计算机可读存储介质上可以存储一个或多个计算机程序模块，处理器710可以运行一个或多个计算机程序模块，以实现芯片制造设备700的各种功能。在计算机可读存储介质中还可以存储各种应用程序和各种数据以及应用程序使用和/或产生的各种数据等。117.需要说明的是，本公开的实施例中，芯片制造设备700的具体功能和技术效果可以参考上文中关于芯片制造方法的描述，此处不再赘述。118.本公开至少一个实施例还提供一种计算机可读存储介质，非暂时性地存储有计算机可执行指令，当计算机可执行指令由计算机执行时可以实现本公开任一实施例提供的芯片制造方法。119.图8示出了根据本公开一实施例的一种计算机可读存储介质的示意图。如图8所示，存储介质800用于存储非暂时性计算机可读指令810。例如，当非暂时性计算机可读指令810由计算机执行时可以执行根据上文所述的芯片制造方法中的一个或多个步骤。120.例如，该存储介质800可以应用于上述芯片制造设备700中。例如，存储介质800可以为图7所示的芯片制造设备700中的存储器720。例如，关于存储介质800的相关说明可以参考图7所示的芯片制造设备700中的存储器720的相应描述，此处不再赘述。121.对于本公开，还有以下几点需要说明：122.(1)本公开实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。123.(2)在不冲突的情况下，本公开同一实施例及不同实施例中的特征可以相互组合。124.以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。









图片声明：本站部分配图来自人工智能系统AI生成,觅知网授权图片,PxHere摄影无版权图库。本站只作为美观性配图使用,无任何非法侵犯第三方意图,一切解释权归图片著作权方,本站不承担任何责任。如有恶意碰瓷者,必当奉陪到底严惩不贷!




内容声明：本文中引用的各种信息及资料（包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主体（包括但不限于公司、媒体、协会等机构）的官方网站或公开发表的信息。部分内容参考包括:(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供参考使用,不准确地方联系删除处理！本站为非盈利性质站点,发布内容不收取任何费用也不接任何广告!




免责声明：我们致力于保护作者版权，注重分享，被刊用文章因无法核实真实出处，未能及时与作者取得联系，或有版权异议的，请联系管理员，我们会立即处理，本文部分文字与图片资源来自于网络，部分文章是来自自研大数据AI进行生成,内容摘自(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供学习参考,不准确地方联系删除处理!的,若有来源标注错误或侵犯了您的合法权益，请立即通知我们，情况属实，我们会第一时间予以删除，并同时向您表示歉意,谢谢!