微电子装置测试以及相关装置、系统和方法与流程

计算;推算;计数设备的制造及其应用技术微电子装置测试以及相关装置、系统和方法1.优先权要求2.本技术要求2021年2月26日提交的题为“微电子装置测试以及相关装置、系统和方法(microelectronic device testing,and related devices,systems,and methods)”的第17/249,306号美国专利申请的申请日的权益。技术领域3.本公开的实施例涉及微电子装置测试。更具体地，本公开的各种实施例涉及经由内部测试操作测试微电子装置，以及相关方法、装置和系统。背景技术：4.存储器装置通常作为计算机或其它电子系统中的内部基于半导体的集成电路来提供。存在许多不同类型的存储器，包含例如随机存取存储器(ram)、只读存储器(rom)、动态随机存取存储器(dram)、同步动态随机存取存储器(sdram)、电阻式随机存取存储器(rram)、双数据速率存储器(ddr)、低功率双数据速率存储器(lpddr)、相变存储器(pcm)和快闪存储器。5.存储器装置通常包含能够保持表示数据位的电荷的许多存储器单元。通常，这些存储器单元布置成存储器阵列。可通过经由相关联字线驱动器选择性地激活存储器单元来将数据写入到存储器单元或从存储器单元检索数据。技术实现要素：6.本公开的一或多个实施例包含一种装置。所述装置可包含存储器阵列，所述存储器阵列包含某一数目的行和某一数目的列。所述存储器装置可进一步包含耦合到所述存储器阵列的电路。所述电路可经配置以对所述数目的行中的每一行执行测试操作以检测：所述数目的行中的第一行的第一失效；以及与所述数目的行的行集合相关联的额外失效集合。所述电路还可经配置以确定所述行集合是否邻近于所述第一行。此外，响应于确定所述行集合邻近于所述第一行，所述电路可经配置以产生指示所述数目的列中的列的失效的信号。7.本公开的其它实施例包含一种方法。所述方法可包含检测与存储器阵列的某一数目的行中的第一行相关联的第一失效。所述方法还可包含检测与所述数目的行的行集合相关联的额外失效集合；确定所述行集合是否邻近于第一行。此外，所述方法可包含响应于确定所述行集合邻近于第一行，产生指示列失效的信号。8.本公开的额外实施例包含一种电子系统。所述电子系统可包含至少一个输入装置、至少一个输出装置、以可操作方式耦合到所述输入装置和所述输出装置的至少一个处理器装置以及以可操作方式耦合到所述至少一个处理器装置的至少一个存储器系统。所述存储器系统可包含存储器装置。所述存储器装置可包含存储器阵列，和耦合到存储器阵列的测试电路。测试电路可经配置以检测第一失效行地址且检测至少两个额外失效行地址的集合。此外，测试电路可经配置以确定至少两个额外失效行地址的集合是否邻近于第一失效行地址。测试电路还可经配置以响应于确定至少两个额外失效行地址的集合邻近于第一失效行地址而产生指示列失效的信号。附图说明9.图1是根据本公开的各种实施例的实例存储器装置的功能框图。10.图2是可用以在测试操作中检测和存储行地址的实例流程。11.图3是根据本公开的各种实施例的可用以在测试操作中检测和存储行地址且处理邻接信息的另一实例流程。12.图4a描绘根据本公开的各种实施例的包含某一数目的行和列且描绘某一数目的失效的实例阵列。13.图4b描绘根据本公开的各种实施例的包含某一数目的行和列且描绘某一数目的失效的另一实例阵列。14.图5说明根据本公开的各种实施例的包含错误寄存器和邻接单元的实例电路。15.图6说明根据本公开的各种实施例的包含错误寄存器和邻接单元的其它实例电路。16.图7描绘根据本公开的各种实施例的包含某一数目的行和列且描绘错误位置的另一实例阵列。17.图8是说明根据本公开的各种实施例的测试微电子装置的实例方法的流程图。18.图9是根据本公开的一或多个实施例的实例存储器系统的简化框图。19.图10是根据本公开的一或多个实施例的实例电子系统的简化框图。具体实施方式20.半导体存储器装置通常包含存储器单元阵列。借助于输入到半导体存储器装置的行和列地址信号来选择阵列中的存储器单元用于读取和写入。行和列地址信号由地址解码电路处理以选择阵列中的行线和列线来存取所需的一或多个存储器单元。21.在例如半导体存储器装置等集成电路的制造期间和/或之后，在若干阶段测试此类集成电路是常规的。举例来说，当集成电路仍为晶片形式时，集成电路可通过探针卡连接到测试器。此外，在集成电路已经分割和封装之后，集成电路可放置到装载板上的插座中。装载板随后放置于测试头部上，所述测试头部通过电缆连接到高速测试器以使得测试器可对集成电路施加信号和从集成电路接收信号。22.此外，如所属领域的技术人员将了解，存储器内置式自测试(也被称作“mbist”或“存储器bist”)经配置以产生存储器装置中的模式且读取所述模式以记录任何缺陷。可包含修复和冗余能力的存储器bist允许以合理高度的故障范围及时测试存储器装置，而不需要经由外部测试设备进行连续交互式控制。mbist中使用的测试算法可实施于存储器装置的嵌入式电路中。在mbist方法中，测试模式产生器和测试响应分析器直接并入到待测试存储器装置中。在常规mbist测试或“运行”结束时，断言简单的通过/失效信号，指示存储器装置是通过测试还是未通过测试。也可提供中间的通过/失效信号，从而允许分析个别的存储器位置或位置群组。23.在常规mbist实施方案中，捕获已失效行地址且使用行冗余来修复已失效行地址。常规mbist并不标记列失效(例如，由于在测试序列期间跟踪列失效地址的复杂性和设计开销)。如果裸片上存在列失效，那么mbist电路可发送旗标以重复测试直到以许多行冗余完全修复列失效为止。在大多数情境中，如果存在真实列失效，那么在许多修复尝试之后可产生不可修复旗标(即，由于缺乏可用行冗余)。24.如下文更充分地描述，本文所公开的各种实施例涉及微电子装置测试。更具体地，各种实施例涉及基于检测(即，在测试操作期间)行失效的数目检测列失效。换句话说，各种实施例涉及在测试操作期间响应于检测到发生失效的行(即，串联(即，相对于位置))的阈值数目(例如，3或4)而识别列失效。更具体地，各种实施例可包含用于检测已失效行的地址并确定邻近于所述已失效行的行集合(例如，三(3)个行的集合)中的每一行是否已失效的装置、系统和方法。此外，响应于确定所述行集合的每一行已失效(即，除已失效行之外)，可产生指示列失效的信号。25.虽然本文中参考半导体和/或存储器装置描述各种实施例，但本公开不如此受限制，且实施例可大体上适用于可包含或可不包含半导体装置和/或存储器装置的微电子系统和/或装置。现将参考附图阐述本公开的实施例。26.图1是示出根据本公开的至少一个实施例的实例存储器装置100的功能框图。存储器装置100可包含(例如)dram(动态随机存取存储器)、sram(静态随机存取存储器)、sdram(同步动态随机存取存储器)、ddr sdram(双数据速率sdram，例如ddr4sdram等)，或sgram(同步图形随机存取存储器)。可集成在半导体芯片上的存储器装置100可包含存储器单元阵列102。27.在图1的实施例中，存储器单元阵列102示出为包含八个存储器排组bank0-7。更多或更少的排组可包含在其它实施例的存储器单元阵列102中。每一存储器排组包含若干存取线(字线wl)、若干数据线(位线bl和/bl)，以及布置在所述若干字线wl与所述若干位线bl和/bl的相交点处的若干存储器单元mc。字线wl的选择可由行解码器104执行，并且位线bl和/bl的选择可由列解码器106执行。在图1的实施例中，行解码器104可包含用于每一存储器排组bank0-7的相应行解码器，并且列解码器106可包含用于每一存储器排组bank0-7的相应列解码器。28.位线bl和/bl耦合到相应感测放大器samp。来自位线bl或/bl的读取数据可被感测放大器samp放大，且经由互补本地数据线(liot/b)、传送门(tg)和互补主数据线(miot/b)传递到读取/写入放大器160。相反，从读取/写入放大器160输出的写入数据可经由互补主数据线miot/b、传送门tg和互补本地数据线liot/b传递到感测放大器samp，且写入在耦合到位线bl或/bl的存储器单元mc中。29.存储器装置100可大体上经配置以经由各种端子接收各种输入(例如，从外部控制器)，所述端子例如地址和命令端子108、时钟端子110和数据端子122。存储器装置100可包含额外端子，例如电力供应端子124和电力供应端子126，其可耦合到电压产生器120。30.在预期操作期间，经由地址和命令端子108接收的一或多个命令信号com可经由命令/地址输入电路112递送到命令解码器116。命令解码器116可包含经配置以经由对一或多个命令信号com进行解码而产生各种内部命令的电路。内部命令的实例包含活动命令act和读取/写入信号r/w。31.此外，经由地址和命令端子108接收的一或多个地址信号add可经由命令/地址输入电路112递送到地址解码器114。地址解码器114可经配置以将行地址xadd供应到行解码器104且将列地址yadd供应到列解码器106。虽然命令/地址输入电路112被说明为单个电路，但在一些实施例中，命令/地址输入电路112可包括多于一个电路。32.活动命令act可包含响应于指示行存取的命令信号com(例如，活动命令)而激活的脉冲信号。响应于活动信号act，可激活指定组地址的行解码器104。结果，可选择和激活由行地址xadd指定的字线wl。33.读取/写入信号r/w可包含响应于指示列存取的命令信号com(例如，读取命令或写入命令)而激活的脉冲信号。响应于读取/写入信号r/w，可激活列解码器106，且可选择由列地址yadd指定的位线bl。34.响应于活动命令act、读取信号、行地址xadd和列地址yadd，可从由行地址xadd和列地址yadd指定的存储器单元mc读取数据。可经由感测放大器samp、传送门tg、读取/写入放大器160、输入/输出电路162和数据端子122输出读取数据。此外，响应于活动命令act、写入信号、行地址xadd和列地址yadd，写入数据可经由数据端子122、输入/输出电路162、读取/写入放大器160、传送门tg和感测放大器samp供应到存储器单元阵列102。写入数据可写入到由行地址xadd和列地址yadd指定的存储器单元mc。35.可经由时钟端子110接收时钟信号ck和/ck。时钟输入电路118可基于时钟信号ck和/ck产生内部时钟信号ick。内部时钟信号ick可递送到存储器装置100的各种组件，例如输入/输出电路162(例如，用于控制输入/输出电路162的操作定时)。36.另外，存储器装置100可包含寄存器164，其可包含一或多个寄存器(例如但不限于，错误寄存器、邻接寄存器、邻接单元(即，如下文更充分地描述))。举例来说，寄存器164可用以所存储与测试操作(例如，mbist)相关的错误信息(例如但不限于，行地址、邻接信息)，如本文中较全面描述。37.存储器装置100还可包含经配置以实行本公开的各种实施例的电路166。举例来说，电路166可包含一或多个mbist电路(在本文中也被称为“mbist电路”)，例如测试模式产生器、测试响应分析器和/或其它电路。此外，根据各种实施例，电路166可包含本文所描述的一或多个电路，例如图5中示出的电路500的至少一部分和/或图6中示出的电路600的至少一部分。举例来说，寄存器164的至少一部分和/或电路166的至少一部分可为(例如，ddr4或ddr5存储器装置的)mbist芯的部分。38.图2说明可用以在测试操作中检测和存储行地址的实例流程200。举例来说，流程200可包含或可为存储器内置式自测试(mbist)操作的部分。流程200可在框202处开始，其中检测活动命令，且流程200可前进到框204。在框204处，识别(例如，捕获)与活动命令相关联的当前行地址。此外，如将了解，响应于经断言错误旗标(即，响应于与测试操作(例如，对先前写入数据的读取)相关联的失效)，在框206处，可将当前行地址与存储于某一数目的错误寄存器(错误寄存器_0-错误寄存器_n)中的行地址进行比较，且如果当前行地址是新行地址(即，当前行地址尚未存储于错误寄存器中)，那么可将当前行地址存储于错误寄存器中。否则，如果每一错误寄存器充满，那么可断言上溢信号216。39.更具体地，如果所述数目的错误寄存器(错误寄存器_0-错误寄存器_n)中的每一个是空的，那么可将与错误旗标相关联的当前行地址存储于错误寄存器中。此外，如果所述数目的错误寄存器中的至少一个包含所存储地址，那么可将与错误旗标相关联的当前行地址与一或多个所存储行地址进行比较，且如果当前行地址是新的(即，当前行地址尚未存储于错误寄存器中)，那么可将当前行地址存储于错误寄存器中。此外，如果所述数目的错误寄存器中的每一个包含所存储地址(即，所有错误寄存器充满)且当前行地址是新的(即，当前行地址尚未存储于错误寄存器中)，那么可断言上溢信号216。40.此外，可修复(即，在修复操作期间)存储于错误寄存器中的每一行地址。举例来说，与存储于错误寄存器中的行地址相关联的每一行可用冗余行代替，如所属领域的技术人员将了解。此外，如还将了解，可响应于经断言上溢信号216而要求额外测试(例如，另一mbist操作)。41.图3描绘根据本公开的各种实施例的可用以检测和存储行地址(即，与一或多个错误相关联)且处理邻接信息的另一实例流程300。举例来说，流程300的至少一部分可包含和/或可为测试操作的部分，例如仅举例来说为存储器内置式自测试(mbist)。应注意，虽然图3所示仅一个错误寄存器(即，错误寄存器308)，但装置(例如，存储器装置)可包含某一数目的错误寄存器(例如，如图2所示的错误寄存器_0-错误寄存器_n)。此外，装置的每一错误寄存器可与邻接单元310相关联。因此，如将了解，相关联装置可包含某一数目(例如，n-1)错误寄存器和某一数目(例如，n-1)邻接单元，其中每一错误寄存器308经配置以将行地址(即，所存储行地址)递送到相关联邻接单元310。42.流程300可开始于框302处，其中检测活动命令，且流程300可前进到框304。在框304处，识别(例如，捕获)与活动命令相关联的当前行地址。此外，如将了解，响应于经断言错误旗标(即，响应于与测试操作(例如，对先前写入数据的读取)相关联的失效)，在框306处，可将当前行地址与存储于错误寄存器308中的行地址进行比较，且如果当前行地址是新行地址(即，当前行地址尚未存储于错误寄存器中)，那么可将当前行地址存储于错误寄存器中。否则，如果每一错误寄存器充满，那么可断言上溢信号316。43.更具体地，类似于图2的流程200，如果每一错误寄存器308是空的，那么可将与错误旗标相关联的当前行地址存储于错误寄存器中。此外，如果所述数目的错误寄存器中的至少一个包含所存储地址，那么可将与错误旗标相关联的当前行地址与一或多个所存储行地址进行比较，且如果当前行地址是新的(即，当前行地址尚未存储于错误寄存器中)，那么可将当前行地址存储于错误寄存器中。此外，如果每一错误寄存器308包含所存储地址(即，错误寄存器308充满)且当前行地址是新的(即，当前行地址尚未存储于错误寄存器中)，那么可断言上溢信号316。此外，可修复(即，在修复操作期间)存储于错误寄存器中的每一地址。如将了解，可响应于经断言上溢信号316而要求额外测试(例如，另一mbist操作)。44.此外，对于经确定为与错误相关联的每一行地址，可填充相关联邻接单元310(即，以存储邻接信息)。更具体地，行地址(即，已失效行地址)可从错误寄存器308递送到相关联邻接单元310，所述相关联邻接单元可经配置以识别且产生邻近于或靠近已失效行地址的某一数目(例如，一组)行地址(例如，三个行地址)。举例来说，产生的行地址群组可包含+1行地址(即，紧邻已失效行地址的行地址)、+2行地址(即，紧邻+1行地址的行地址)，和+3行地址(即，紧邻+2行地址的行地址)。此外，可将后续失效行地址与产生的行地址群组中的每一个进行比较(即，经由邻接单元310)以确定某一数目(例如，2、3或4)的行(即，邻近于已失效行的行)是否已失效。作为一个实例，邻接单元310可经配置以指示邻近于已失效行的行集合的阈值数目的行地址(例如，+1行地址、+2行地址和+3行地址)是否也已失效。45.如所属领域的技术人员将了解，存储器阵列的某一数目的邻近行的失效可表明列失效。因此，根据至少一些实施例，如果(例如，三个、四个、五个等)邻近行(即，存储器阵列的某一数目的邻近行)已失效，那么可断言旗标(例如，不可修复旗标)以将相关联裸片识别为不可以行冗余修复。46.图4a和4b描绘包含某一数目的行a-e的存储器阵列，其中每一行包含行地址ra。存储器阵列进一步包含某一数目的列f-j，其中每一列具有列地址ca。参照图4a，现将描述第一预期测试操作。在此实例中，检测到第一错误，其中第一错误与行地址a的失效相关联。应注意在此实例中，第一错误与列地址h相关联。此外，在此实例中，行地址a可存储于错误寄存器(例如，图3的错误寄存器308)中，且邻近于和/或靠近行a的行群组可经识别且存储于相关联邻接单元(图3的邻接单元310)中。举例来说，+1行地址(即，紧邻行地址a(即，行b)的行地址)、+2行地址(即，紧邻+1行地址的行地址(即，行地址c))和+3行地址(即，紧邻+2行地址(即，行d)的行地址)可存储于相关联邻接单元310中。47.继续图4a中示出的实例，检测到第二错误“2”，其中第二错误与行地址b的失效相关联。应注意在此实例中，第二错误与列地址h相关联。此外，检测到第三“3”和第四“4”错误，其中第三和第四错误分别与行地址c的失效和行地址d的失效相关联。应注意在此实例中，第三和第四错误也与列地址h相关联。48.根据各种实施例，因为某一数目(即，在此实例中四(4)个)的邻近行地址已失效(即，在图4a所示的实例中)，所以可检测到列失效，且在一些实施例中，可断言旗标(例如，不可修复旗标)以将相关联裸片识别为不可修复。49.在图4a所示的实例中，邻近行已失效，且每一行的失效与同一列(即，列h)相关联。然而，根据至少一些实施例，邻近行的失效与单个列相关联而导致不可修复旗标可为不必要的。例如，参考图4b，现将描述第二预期测试操作。在此实例中，检测到第一错误，其中第一错误与行地址a的失效相关联。应注意在此实例中，第一错误与列地址h相关联。此外，在此实例中，行地址a可存储于错误寄存器(例如，图3的错误寄存器308)中，且邻近于和/或靠近行a的某一数目的行可存储于相关联邻接单元(图3的邻接单元310)中。举例来说，+1行地址(即，紧邻行地址a(即，行b)的行地址)、+2行地址(即，紧邻+1行地址(即，行c)的行地址)和+3行地址(即，紧邻+2行地址(即，行d)的行地址)可存储于相关联邻接单元310中。50.继续图4b中示出的实例，检测到第二错误“2”，其中第二错误与行地址b的失效相关联。应注意在此实例中，第二错误与列地址f相关联。此外，检测到第三“3”和第四“4”错误，其中第三和第四错误分别与行地址c的失效和行地址d的失效相关联。应注意在此实例中，第三错误与列地址h相关联，且第四错误与列地址i相关联。在此实例中，因为某一数目的邻近行地址已失效，所以可识别列失效，且在至少一些实施例中，可断言旗标(例如，不可修复旗标)以将相关联裸片识别为不可修复。应注意在图4b中的实例中，经识别列失效可能不是真实列失效(即，因为检测到的失效不与共同列相关联)。如将了解，在bist测试期间的错误率相对低，且因此图4a中的情境可比图4b中的情境更为可能。51.图5说明根据本公开的各种实施例的包含错误寄存器508和邻接单元510的实例电路500。举例来说，错误寄存器508可包含图3的错误寄存器308。此外，举例来说，邻接单元510可包含图3的邻接单元310。52.邻接单元510包含某一数目的加法器520_1-520_n、某一数目的比较器522_1-522_n，和某一数目的失效寄存器524_1-524_n。如图5所示，失效寄存器524_1可为+1失效寄存器，失效寄存器524_2可为+2失效寄存器，且失效寄存器524_n可为+n失效寄存器。邻接单元510的每一加法器520经配置以从错误寄存器508接收行地址(即，失效行地址)(即，存储于错误寄存器508中的行地址)且将值(例如，1、2、3、...n)添加到所接收行地址。举例来说，如果加法器520_1接收到行地址“1”，那么加法器520_1可输出行地址“2”。作为另一实例，如果加法器520_2接收到行地址“1”，那么加法器520_2可输出行地址“3”。53.此外，邻接单元510的每一比较器522经配置以接收行地址ra(即，受测试行地址(“当前行地址”或“当前测试行地址”))和来自相关联加法器520的行地址。比较器522可进一步经配置以将来自相关联加法器520的行地址与行地址ra进行比较，且在来自相关联加法器520的行地址匹配于行地址ra的情况下产生经断言匹配信号(例如，高(high)信号)。经断言匹配信号可递送到失效寄存器524。54.此外，响应于错误脉冲(即，与当前读取操作相关联)，每一失效寄存器524可产生指示失效寄存器是否从相关联比较器接收到经断言匹配信号的结果。举例来说，如果在测试操作期间，每一失效寄存器524接收到经断言匹配信号，那么每一失效寄存器524可产生(例如，响应于错误脉冲信号)指示失效的信号。55.根据各种实施例，如果某一数目(例如，3、4或5，或更多或更少)的失效寄存器524输出指示某一数目的邻近行地址失效的信号，那么可断言旗标(例如，不可修复旗标)以将相关联裸片识别为不可修复。举例来说，如果“n”等于三(3)，且在测试操作期间，失效寄存器524_1、失效寄存器524_2和失效寄存器524_n中的每一个产生指示失效的输出，那么可确定四(4)个邻近行包含失效(例如，其可指示列失效)，且因此可断言旗标(例如，不可修复旗标)以将相关联裸片识别为不可修复。56.现将参考图4a、4b和5描述较详细实例。在此实例中，“n”视为等于三(3)。此外，在此实例中，错误寄存器508包含所存储行地址“1”(即，由于前一失效)，其递送到加法器520_1-520_n。在此实例中，在接收到行地址“1”后，加法器520_1即刻将“2”递送到比较器522_1，加法器520_2将“3”递送到比较器522_2，且加法器520_n将“4”递送到比较器522_n。57.此外，在此实例中，测试行地址“2”，且因此行地址ra“2”递送到比较器522。在此实例中，因为比较器522_1从加法器520_1接收到“2”，所以比较器522_1输出指示匹配的信号(例如，高信号)。此外，继续此实例，随后，测试行地址“3”，且因此行地址ra“3”递送到比较器522。在此实例中，因为比较器522_2从加法器520_2接收“3”，所以比较器522_2输出指示匹配的信号(例如，高信号)。继续实例，随后，还测试行地址“4”，且因此行地址ra“4”递送到比较器522。在此实例中，因为比较器522_n从加法器520_n接收“4”，所以比较器522_n输出指示匹配的信号(例如，高信号)。58.如将了解，在此实例中，失效寄存器524_1、失效寄存器524_2和失效寄存器524_n中的每一个可产生指示失效的信号，且因此，四个邻近行已失效(例如，其可指示列失效)。因此，在此实例中，可断言旗标(例如，不可修复旗标)以将相关联裸片识别为不可修复。59.图6说明根据本公开的各种实施例的包含错误寄存器608和邻接单元610的其它实例电路600。举例来说，错误寄存器608可包含图3的错误寄存器308。此外，举例来说，邻接单元610可包含图3的邻接单元310。大体上，邻接单元610经配置以从错误寄存器608接收行地址且基于来自错误寄存器608的行地址产生地址的群组(在本文中也被称为“集合”)。更具体地，在一个实例中，邻接单元610从错误寄存器608接收行地址且基于所接收行地址识别六(6)个地址的群组(即，来自所接收行地址的+/-1，来自所接收行地址的+/-2，来自所接收行地址的+/-3)。此外，邻接单元610经配置以将传入行地址ra与地址群组的每一行地址进行比较(即，以确定是否某一数目(例如，3、4、5、6等)的邻近行已失效)。60.图7描绘包含某一数目的行的存储器阵列700，其中每一行包含行地址ra。存储器阵列700还包含某一数目的列，其中每一列具有列地址ca。如本领域的技术人员将了解，在至少一些实施方案中，行修复可为四(4)个字线宽(即，可使用四(4)个字线冗余)。因此，在此实例中，存储器阵列700经压缩(即，从ra[16:0]到ra[16：2](即，ra[1:0]经压缩))。应注意，第一ra区(ra[4]＝0)包含四个行，且第二ra区(ra[4]＝1)包含四个行。[0061]再次参考图6，邻接单元610包含加法器620、比较器622_1和622_2、“或”门623、625和627，以及某一数目的失效寄存器624_1-624_3。举例来说，失效寄存器624_1可包含+/-1失效寄存器，失效寄存器624_2可包含+/-2失效寄存器，且失效寄存器624_3可包含+/-3失效寄存器。[0062]邻接单元610的加法器620经配置以从错误寄存器608接收行地址(即，失效行地址)(即，存储于错误寄存器608中的行地址)且将值(例如，m)添加到所接收行地址。如上所述，在一些实例中，存储器阵列可经压缩(即，可使用四(4)个字线冗余)。因此，在至少这些实例中，加法器620可为“+16加法器”，其可将四(4)添加到失效行地址以产生递增地址。换句话说，由于压缩，“+16”可意味着添加ra[4]＝1。举例来说，如果加法器620接收行地址“3”(即，二进制的“011”)，那么加法器620可输出行地址“7”(即，二进制的“111”)。作为另一实例，如果加法器620接收行地址“1”(即，二进制的“001”)，那么加法器520_2可输出行地址“5”(即，二进制的“101”)。[0063]比较器622_1经配置以从错误寄存器608接收失效行地址。此外，响应于接收到失效行地址，比较器622_1可识别邻近于失效行地址的行群组(例如，三个行)。更具体地，参考图6和7，比较器622_1可识别错误位置702左边的行群组(例如，三个行)。在一些实施例中，可通过反转失效行地址的ra[2](即，以产生第一行地址)，反转失效行地址的ra[3](即，以产生第二行地址)，且反转失效行地址的ra[2]和ra[3](即，以产生第三行地址)来确定行地址(即，行地址的邻近群组的行地址)。更具体地，在其中失效行地址是“011”的实例中，通过反转“011”的ra[2]，可产生“010”，通过反转“011”的ra[3]，可产生“001”，且通过反转“011”的ra[2]和ra[3]，可产生“000”。[0064]此外，比较器622_1经配置以接收行地址ra(即，受测试行地址(“当前行地址”或“当前测试行地址”))。此外，比较器622_1可将邻近行群组的每一行与行地址ra进行比较。[0065]更具体地，在其中来自错误寄存器608的失效地址是行地址3(“011”)(由图7中的错误位置702指示)的实例中，比较器622_1识别地址“000”、“001”和“010”(即，从图7的区ra[4]＝0)且将经识别地址中的每一个(即，在此实例中的“000”、“001”和“010”)与行地址ra进行比较。在其中来自错误寄存器608的失效地址是行地址7(“111”)的另一实例中，比较器622_1识别地址“100”、“101”和“110”(即，从图7的区ra[4]＝1)且将经识别地址中的每一个与行地址ra进行比较。在其中来自错误寄存器608的失效地址是行地址0(“000”)的又另一个实例中，比较器622_1识别地址“001”、“010”和“011”且将经识别地址中的每一个与行地址ra进行比较。[0066]此外，比较器622_1可响应于行地址ra与邻近行群组(例如，图7的错误位置702左边的行群组)的经识别行中的一个的匹配而产生可包含高(high)位的信号(例如，三位信号)。否则，如果匹配不存在，那么比较器622_1可产生无高位的第二信号。[0067]比较器622_2经配置以从加法器620接收信号。此外，响应于从加法器620接收到信号，比较器622_2可识别邻近于失效行地址的行群组(例如，三个行)。更具体地，参考图6和7，比较器622_2可识别错误位置702右边的行群组(例如，三个行)。如上所述，在一些实施例中，可通过反转失效行地址的ra[2](即，以产生第一行地址)，反转失效行地址的ra[3](即，以产生第二行地址)，且反转失效行地址的ra[2]和ra[3](即，以产生第一行地址)来确定行地址(即，行地址的邻近群组的行地址)。更具体地，在其中加法器620的输出是“111”的实例中，通过反转“111”的ra[2]，可产生“110”，通过反转“111”的ra[3]，可产生“101”，且通过反转“111”的ra[2]和ra[3]，可产生“100”。[0068]此外，比较器622_2经配置以接收行地址ra(即，受测试行地址(“当前行地址”或“当前测试行地址”))，且比较器622_2可将邻近行群组的每一行与行地址ra进行比较。[0069]更具体地，在其中来自错误寄存器608的失效地址是行地址3(“011”)(由图7中的错误位置702指示)的实例中，比较器622_2识别地址“100”、“101”和“110”(即，从图7的区ra[4]＝1)且将经识别地址中的每一个(即，在此实例中的“100”、“101”和“110”)与行地址ra进行比较。在其中来自错误寄存器608的失效地址是行地址7(“111”)的另一实例中，比较器622_2识别地址“000”、“001”和“010”且将经识别地址中的每一个与行地址ra进行比较。应注意在一些实例中，上部项可由加法器620递增。举例来说，如果失效行地址是7，那么ra[5]项是0(ra[5:2]＝“0111”)。因此，加法器620的输出可为1011。还要注意ra[5]在存储器阵列700中未图示。在其中来自错误寄存器608的失效地址是行地址0(“000”)的又另一个实例中，比较器622_2识别地址“101”、“110”和“111”且将经识别地址中的每一个与行地址ra进行比较。[0070]此外，比较器622_2可产生信号(例如，三位信号)，其可包含响应于行地址ra与(例如，图7的错误位置702右边的)邻近行群组的经识别行中的一个的匹配的高位。否则，如果匹配不存在，那么比较器622_2可产生无高位的第二信号。[0071]“或”门623、625和627中的每一个经配置以从从比较器622_1和比较器622_2输出的信号中的每一个接收一个位。更具体地，举例来说，“或”门623从比较器622_1和比较器622_2接收ra[2]反转的比较结果，“或”门625从比较器622_1和比较器622_2接收ra[3]反转的比较结果，且“或”门627从比较器622_1和比较器622_2接收ra[2]和ra[3]反转的比较结果。如果在“或”门处接收的至少一个位是高，那么所述“或”门可产生高信号，其可经锁存于相关联失效寄存器624中。此外，响应于错误脉冲(即，与当前读取操作相关联)，每一失效寄存器624可产生指示从相关联“或”门接收的信号的结果。应注意，失效寄存器624可在整个测试操作中保持失效结果。在一个实例中，如果每一失效寄存器624产生高结果(即，在测试操作期间)，那么可检测到列失效。此外，响应于列失效，可断言不可修复旗标。[0072]如将了解，图5的电路500和图6的电路600的各种电路可经由任何合适的电路实施。举例来说，电路500和/或电路600的每一比较器可经由某一数目的“与”门、“或”门、“与非”门、“或非”门、反相器、锁存器、触发器、寄存器、其它逻辑电路和/或其任何组合实施。[0073]图8是操作微电子装置的实例方法800的流程图。方法800可根据本公开中所描述的至少一个实施例布置。在一些实施例中，方法800可由装置或系统执行，例如图1的存储器装置100、图5的电路500、图6的电路600、图9的存储器系统900、图10的电子系统1000或者另一装置或系统。尽管说明为离散框，但可取决于所需实施方案而将各种框再分成额外框、组合成更少的框或将所述框剔除掉。[0074]方法800可在框802处开始，其中可对存储器阵列的某一数目的行执行测试操作，且方法800可前进到框804。举例来说，测试操作可为内置式自测试(bist)操作的部分和/或包含内置式自测试操作。[0075]在框804处，可检测与所述数目的行中的第一行相关联的第一失效，且方法800可前进到框806。举例来说，可响应于测试操作而检测的第一失效可与存储器阵列的行3(即，图7的行区ra[4]＝0的行)相关联(例如，如由图7的错误位置702所指示)。[0076]在框806处，可检测与所述数目的行的行集合相关联的额外失效集合，且方法800可前进到框808。举例来说，可响应于测试操作而检测的额外失效集合可包含某一数目的额外失效(例如，三个额外失效)。[0077]在框808处，可作出关于所述行集合(即，与额外失效相关联的行集合)是否邻近于第一行的确定，且方法800可前进到框810。举例来说，经由一或多个比较器(例如，图5的电路500和/或图6的电路600的比较器)，可将邻近于第一行的行群组(例如，错误位置702右边的三个行和/或错误位置702左边的三个行)的行地址和与额外失效集合相关联的行集合的行地址进行比较。[0078]在框810处，响应于确定所述行集合邻近于第一行，可产生指示列失效的信号。举例来说，响应于某一数目的失效寄存器(例如，图5的失效寄存器524或图6的失效寄存器624)中的每一失效寄存器产生指示失效的信号(即，邻近于第一行的行的行地址和所述行集合的行地址匹配且错误脉冲发动)，可产生指示列失效的信号。[0079]可在不脱离本公开的范围的情况下对方法800作出修改、添加或省略。举例来说，可以不同次序实施方法800的操作。此外，仅提供所概述的操作和动作以作为实例，并且所述操作和动作中的一些可为任选的、组合成更少操作和动作，或扩展成额外操作和动作而不背离所公开实施例的本质。举例来说，在各种实施例中，方法800可包含在某一数目的错误寄存器中的错误寄存器(例如，图5的错误寄存器508或图6的错误寄存器608)中存储第一行的地址的动作。此外，举例来说，在各种实施例中，方法800可包含确定邻近于第一行的行群组(例如，错误位置702(参见图7)右边三个行和/或错误位置702的左边三个行)的一或多个动作。作为又一实例，方法800可包含包含响应于列失效而产生不可修复旗标的一或多个动作。[0080]如将了解，本文所公开的各种实施例可检测大多数(如果并非全部)列失效(例如，在测试操作(例如，mbist)期间)(例如，由客户运行)。在这些实施例中，响应于检测到列失效，可产生不可修复旗标。因此，在这些实施例中，举例来说，客户可接收mbist修复不可能的指示(即，并且因此客户无法尝试对不可修复装置的某一数目的mbist修复)。[0081]还公开一种存储器系统。所述存储器系统可包含某一数目的存储器装置。每一存储器装置可包含一或多个阵列(例如，存储器阵列)和一或多个输出驱动器，如本文中所描述。[0082]图9是根据本文中所描述的一或多个实施例实施的存储器系统900的简化框图。存储器系统900包含某一数目的存储器装置902和控制器904。举例来说，存储器装置902中的一或多个可包含电路，例如图6的电路500和/或图6的电路600，如本文中所描述。[0083]还公开一种电子系统。所述电子系统可包含存储器系统，所述存储器系统包含某一数目的存储器装置。图10是根据本文中所描述的一或多个实施例实施的电子系统1000的简化框图。电子系统1000包含至少一个输入装置1002。输入装置1002可为键盘、鼠标或触摸屏。电子系统1000还包含至少一个输出装置1004。输出装置1004可为监视器、触摸屏或扬声器。输入装置1002和输出装置1004未必可彼此分离。电子系统1000进一步包含存储装置1006。输入装置1002、输出装置1004和存储装置1006耦合到处理器1008。[0084]电子系统1000进一步包含耦合到处理器1008的存储器系统1010。可包含图9的存储器系统900的存储器系统1010包含某一数目的存储器装置(例如，图1的存储器装置100)。电子系统1000可包含计算、处理、工业或消费型产品。举例来说，但不限于，电子系统1000可包含个人计算机或计算机硬件组件、服务器或其它联网硬件组件、手持式装置、平板计算机、电子笔记本、相机、电话、音乐播放器、无线装置、显示器、芯片组、游戏、车辆或其它已知系统。[0085]本公开的一或多个实施例包含一种装置。所述装置可包含存储器阵列，所述存储器阵列包含某一数目的行和某一数目的列。所述存储器装置还可包含耦合到存储器阵列的电路。所述电路可经配置以对所述数目的行中的每一行执行测试操作以检测：所述数目的行中的第一行的第一失效；以及与所述数目的行的行集合相关联的额外失效集合。所述电路还可经配置以确定所述行集合是否邻近于第一行。此外，响应于确定所述行集合邻近于第一行，所述电路可经配置以产生指示所述数目的列中的列的失效的信号。[0086]本公开的其它实施例包含一种方法。所述方法可包含检测与存储器阵列的某一数目的行中的第一行相关联的第一失效。所述方法还可包含检测与所述数目的行的行集合相关联的额外失效集合；确定所述行集合是否邻近于第一行。此外，所述方法可包含响应于确定所述行集合邻近于第一行，产生指示列失效的信号。[0087]本公开的额外实施例包含一种电子系统。所述电子系统可包含至少一个输入装置、至少一个输出装置、以可操作方式耦合到所述输入装置和所述输出装置的至少一个处理器装置以及以可操作方式耦合到所述至少一个处理器装置的至少一个存储器系统。所述存储器系统可包含存储器装置。所述存储器装置可包含存储器阵列，和耦合到存储器阵列的测试电路。测试电路可经配置以检测第一失效行地址且检测至少两个额外失效行地址的集合。此外，测试电路可经配置以确定至少两个额外失效行地址的集合是否邻近于第一失效行地址。测试电路还可经配置以响应于确定至少两个额外失效行地址的集合邻近于第一失效行地址而产生指示列失效的信号。[0088]根据惯例，图中所说明的各种特征可能并非按比例绘制。本公开中所呈现的说明不打算是任何特定设备(例如，装置、系统等等)或方法的实际视图，而是仅为用于描述本公开的各种实施例的理想化表示。因此，为了清晰起见，可能任意扩大或减小各种特征的尺寸。此外，为了清楚起见，可简化一些图。因此，图式可能未描绘给定设备(例如，装置)的所有组件或特定方法的所有操作。[0089]本文中且尤其在所附权利要求书(例如，所附权利要求书的主体)中所使用的术语通常意图为“开放性”术语(例如，术语“包含(including)”应解释为“包含但不限于”，术语“具有”应解释为“至少具有”，术语“包含(includes)”应解释为“包含但不限于”等)。[0090]另外，如果旨在使用特定数目的引入的权利要求叙述，那么将在权利要求中明确地叙述这种意图，且在没有这种叙述的情况下，不存在这种意图。举例来说，为了辅助理解，所附权利要求书可含有介绍性短语“至少一个”及“一或多个”的使用，以便引入权利要求叙述。然而，此类短语的使用不应解释为暗示通过不定冠词“一”引入权利要求叙述将含有如此引入的权利要求叙述的任何特定权利要求限于仅含有一个此类叙述的实施例，即使在同一个权利要求包含介绍性短语“一或多个”或“至少一个”和例如“一”的不定冠词时也如此(例如，“一”应被解译为意味“至少一个”或“一或多个”)；这同样适用于使用定冠词来引入权利要求叙述的情况。如本文中所使用，“和/或”包含相关联的所列项中的一或多者的任何以及所有组合。[0091]此外，即使明确叙述了特定数目的所引入的权利要求叙述，仍应理解，这种叙述通常应解释为至少是指叙述的数目(例如，没有其它修饰语的“两个叙述”的简单叙述、意味着至少两个叙述，或两个或更多个叙述)。此外，在使用类似于“a、b和c中的至少一个等”或“a、b和c中的一或多个等”的惯例的那些情况下，一般来说此构造既定单独包含a，单独包含b，单独包含c，一起包含a和b，一起包含a和c，一起包含b和c，或一起包含a、b和c等。举例来说，术语“和/或”的使用意图以这一方式加以解释。[0092]另外，应理解，无论在描述、权利要求书还是附图中，呈现两个或更多个替代术语的任何转折性词语或短语涵盖包含所述术语中的一个、所述术语中的任一个或这两个术语的可能性。举例来说，短语“a或b”将理解为包含“a”或“b”或“a和b”的可能性。[0093]此外，术语“第一”、“第二”、“第三”等的使用在本文中不一定用于意味着元件的具体次序或数目。一般来说，术语“第一”、“第二”、“第三”等用于作为通用识别符区分不同元件。在不存在术语“第一”、“第二”、“第三”等意味着具体次序的表现的情况下，这些术语不应理解为意味着具体次序。此外，在不存在术语“第一”、“第二”、“第三”等意味着元件的具体数目的表现的情况下，这些术语不应理解为意味着元件的具体数目。[0094]上文所描述的和附图中所示出的本公开的实施例并不限制本公开的范围，所述范围涵盖于所附权利要求书和其合法等效物的范围内。任何等效实施例都在本公开的范围内。实际上，除本文中所展示和描述的例如所描述元件的替代适用组合的内容以外，对于所属领域的技术人员来说，本公开的各种修改将根据描述变得显而易见。此类修改和实施例也落入所附权利要求书和等效物的范围内。









图片声明：本站部分配图来自人工智能系统AI生成,觅知网授权图片,PxHere摄影无版权图库。本站只作为美观性配图使用,无任何非法侵犯第三方意图,一切解释权归图片著作权方,本站不承担任何责任。如有恶意碰瓷者,必当奉陪到底严惩不贷!




内容声明：本文中引用的各种信息及资料（包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主体（包括但不限于公司、媒体、协会等机构）的官方网站或公开发表的信息。部分内容参考包括:(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供参考使用,不准确地方联系删除处理！本站为非盈利性质站点,发布内容不收取任何费用也不接任何广告!




免责声明：我们致力于保护作者版权，注重分享，被刊用文章因无法核实真实出处，未能及时与作者取得联系，或有版权异议的，请联系管理员，我们会立即处理，本文部分文字与图片资源来自于网络，部分文章是来自自研大数据AI进行生成,内容摘自(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供学习参考,不准确地方联系删除处理!的,若有来源标注错误或侵犯了您的合法权益，请立即通知我们，情况属实，我们会第一时间予以删除，并同时向您表示歉意,谢谢!