半导体结构及其形成的方法与流程

电气元件制品的制造及其应用技术1.本揭露关于一种半导体结构及其形成的方法。背景技术：2.监测结构为尤其对于允许在制造期间或在制造之后量测半导体结构的特性有用的。技术实现要素：3.根据本揭露的一些实施例，一种形成半导体结构的方法包含：将一第一导电触点形成于一第一介电层中，该第一导电触点耦接至一第一装置；将一第二导电触点形成于该第一介电层中，该第二导电触点耦接至一第二装置；将一第一沟槽形成于该第一介电层中，该第一沟槽具有一第一深度且暴露该第一导电触点的至少一部分；将一第二沟槽形成于该第一介电层中，该第二沟槽具有不同于该第一深度的一第二深度且暴露该第二导电触点的至少一部分；将一第一导电层形成于该第一沟槽及该第二沟槽中；以及将一第二介电层在该第一沟槽及该第二沟槽中形成于该第一导电层上。4.根据本揭露的一些实施例，一种半导体结构包含：一第一介电层中的一第一沟槽共振器，该第一沟槽共振器包含一第一导电层及一第二介电层；以及该第一介电层中的一第二沟槽共振器，该第二沟槽共振器包含一第二导电层及一第三介电层，其中以下中的至少一者：该第二介电层的一材料组成不同于该第三介电层的一材料组成，或该第一导电层的一材料组成不同于该第二导电层的一材料组成。5.根据本揭露的一些实施例，一种半导体结构包含：一第一晶粒区域，具有一功能区域及该功能区域外侧的一周边区域；以及该周边区域中的一第一监测结构，该第一监测结构包含：一第一沟槽共振器，包含一第一导电层及一第一介电层；以及一第二沟槽共振器，包含一第二导电层及一第二介电层，其中该第一介电层的一材料组成不同于该第二介电层的一材料组成。附图说明6.本揭示案的态样当与伴随附图一起阅读时根据以下详细描述加以理解。将了解，附图的元件及/或结构不一定按比例描绘。因此，各种特征的尺寸可出于论述的清晰性而任意地增加及/或减小。7.图1至图6为根据一些实施例的在各种制造级段处的半导体结构的横截面图；8.图7为根据一些实施例的包括半导体结构的半导体晶圆的俯视图；9.图8为根据一些实施例的半导体结构的横截面图；10.图9为例示根据一些实施例的形成半导体结构的方法的流程图；11.图10例示根据一些实施例的示例性计算机可读媒体，其中可包含用以体现本文所阐述的规定中的一或多个的处理器可执行指令；12.图11例示根据一些实施例的示例性计算环境，其中可实行本文所阐述的规定中的一或多个。13.【符号说明】14.100:半导体结构15.105:基板层16.110a:装置17.110b:装置18.110c:装置19.115a,115b,115c:栅极介电层20.120a,120b,120c:栅极电极21.125a,125b,125c:源极/漏极区域22.130a,130b,130c:侧壁间隔物23.135a,135b,135c:栅极帽层24.140:浅沟槽隔离结构/sti结构25.145:介电层26.150a,150b,150c:导电触点27.155:装置层28.160:介电层29.160a:第二介电质层30.160b:第三介电层31.160c:第四介电层32.160n:第n介电层33.165:蚀刻终止层34.170,175a,175b,175c:导电触点35.170v:通孔部分36.170l:接线部分37.180:遮罩层38.185:遮罩39.185a,185b,185c:遮罩开口40.190a,190b,190c:沟槽41.192a,192b,192c:部分42.195:阻障层43.200:导电层44.205:介电层45.210a,210b,210c:沟槽共振器46.215:遮罩47.218:植入制程48.220:介电层49.225:导电帽层50.225a,225b,225c:导电衬垫51.230:晶粒区域52.230f:功能区域53.230p:周边区域54.235,240:刻划线55.245:拐角应力消除结构56.250:监测结构57.255:虚拟图案58.260:电容器59.265:界面60.900:方法61.902,904,906,908,910,912:操作62.1000:实施例63.1002:计算机可读媒体64.1004:计算机可读数据65.1006:处理器可执行计算机指令66.1008:方法67.1100:系统68.1102:计算装置69.1104:处理单元70.1106:记忆体71.1108:虚线72.1110:储存器73.1112:通讯接口74.1114:输入装置75.1116:输出装置76.1118:计算装置77.1120:网络78.d1,d2,d3:深度79.cd1,cd2,cd3:临界尺寸量测80.ol1,ol2,ol3:覆盖层尺寸81.m1,m2,m,mx:金属化层82.gnd:接地83.signal:主动电压信号具体实施方式84.以下揭示内容提供用于实行所提供的主题的不同特征的许多不同实施例或实例。以下描述组件及配置的特定实例以简化本揭示案。当然，这些仅为实例且不欲为限制性的。例如，以下描述中的第二特征之上或第二特征上的第一特征的形成可包括其中第一特征及第二特征是直接接触地形成的实施例，且可亦包括其中额外特征可形成在第一特征与第二特征之间，使得第一特征及第二特征可不直接接触的实施例。另外，本揭示案可在各种实例中重复元件符号及/或字母。这个重复是出于简单性及清晰性的目的，且并不实质上规定所论述的各种实施例及/或组态之间的关系。85.此外，诸如“在……下方”、“在……以下”、“下”、“在……上方”、“上”等的空间相对术语可在本文中使用于便于描述，以描述如附图中所例示的一个元件或特征与另一元件(多个)或特征(多个)的关系。除附图中所描绘的取向之外，空间相对术语意欲涵盖使用或操作中的装置的不同取向。设备可以其他方式定向(旋转90度或以其他取向定向)且同样可据此解释本文所使用的空间相对描述符。86.本文提供用于形成半导体结构的一或多个技术及借此形成的所得结构。根据一些实施例，本技术案是关于半导体结构及用于制造半导体结构的方法。根据一些实施例，多个沟槽沟槽共振器经提供在半导体晶圆的刻划线中。每个沟槽共振器包括不同深度的沟槽，导电层对沟槽加衬，且介电材料处于沟槽中的导电层上。在一些实施例中，导电层连接至下层装置。在一些实施例中，导电层的材料组成在沟槽共振器的不同实例之间相异。额外介电层及导电帽层经形成于沟槽共振器上。在一些实施例中，介电层的材料组成在沟槽共振器之间相异。沟槽共振器可用来在半导体结构100的制造期间监测各种度量。诸如覆盖、临界尺寸(critical dimension，cd)、应力、充电特性、射频(radio frequency，rf)效能，或其他合适的制造度量的制造度量可经监测。87.图1为例示根据一些实施例的半导体结构100的一部分的横截面图。在一实施例中，半导体结构100经形成于基板层105上，基板层105包含磊晶层、诸如但不限于si、ge、sige、ingaas、gaas、insb、gap、gasb、inalas、gasbp、gaassb，及inp中的至少一个的单晶半导体材料、绝缘体上硅(silicon-on-insulator，soi)结构、晶圆，或由晶圆形成的晶粒中的至少一个。在一些实施例中，基板层105包含结晶硅或其他合适的材料中的至少一个。基板层105的其他结构及/或组态在本揭示案的范畴内。88.根据一些实施例，半导体结构100包含形成在基板层105上或形成在基板层105内的第一装置110a、第二装置110b，及第三装置110c。在一些实施例中，第一装置110a、第二装置110b，及第三装置110c各自包含栅极介电层115a、115b、115c、栅极电极120a、120b、120c、源极/漏极区域125a、125b、125c、侧壁间隔物130a、130b、130c、栅极帽层135a、135b、135c等。根据一些实施例，栅极介电层115a、115b、115c及栅极电极120a、120b、120c是使用栅极置换制程加以形成。包含牺牲栅极介电层、诸如多晶硅层的牺牲栅极电极层，及硬遮罩层的牺牲栅极结构经形成。在一些实施例中，图案化制程经执行来图案化对应于将要形成的栅极结构的图案的硬遮罩层，且蚀刻制程使用图案化的硬遮罩层加以执行，以蚀刻牺牲栅极电极层及牺牲栅极介电层以界定牺牲栅极结构。在一些实施例中，硬遮罩层的剩余部分将帽层形成于在蚀刻制程之后剩余的牺牲栅极电极层的部分上。牺牲栅极结构稍后以诸如栅极介电层115a、115b、115c的替换栅极介电层及诸如栅极电极120a、120b、120c的替换栅极电极替换。89.在一些实施例中，栅极介电层115a、115b、115c包含高k介电材料。如本文所使用，术语“高k介电质”是指具有大于或等于约3.9的介电常数k的材料，3.9为sio2的k值。高k介电材料可为任何合适的材料。高k介电材料的实例包括但不限于al2o3、hfo2、zro2、la2o3、tio2、srtio3、laalo3、y2o3、al2oxny、hfoxny、zroxny、la2oxny、tioxny、srtioxny、laaloxny、y2oxny、sion、sinx、其硅酸盐，及其合金。x的每个值独立地自0.5至3，且y的每个值独立地自0至2。在一些实施例中，栅极介电层115a、115b、115c包含天然氧化物层，该天然氧化物层是通过半导体结构100在制程流中的各种点处对于氧的暴露形成，从而引起基板层105的暴露表面上的二氧化硅的形成。在一些实施例中，诸如二氧化硅、高k介电材料，或其他合适的材料的介电材料的额外层经形成于天然氧化物上，以形成栅极介电层115a、115b、115c。90.在一些实施例中，栅极电极120a、120b、120c包含阻障层、一或多个功函数材料层、晶种层、金属填料层，或其他合适的层。在一些实施例中，金属填料层包含钨、铝、铜、钴，或其他合适的材料。在一些实施例中，栅极介电层115a、115b、115c及包含栅极电极120a、120b、120c的一或多个层是通过原子层沉积(atomic layer deposition，ald)、物理气相沉积(physical vapor deposition，pvd)、化学气相沉积(chemical vapor deposition，cvd)、低压化学气相沉积(low pressure chemical vapor deposition，lpcvd)、原子层化学气相沉积(atomic layer chemical vapor deposition，alcvd)、超高真空化学气相沉积(ultrahigh vacuum chemical vapor deposition，uhvcvd)、减压化学气相沉积(reduced pressure chemical vapor deposition，rpcvd)、分子束磊晶(molecular beam epitaxy，mbe)，或其他合适的技术沉积。在一些实施例中，栅极电极120a、120b、120c经凹入且栅极帽层135a、135b、135c经形成在凹部中。91.在一些实施例中，侧壁间隔物130a、130b、130c邻近栅极介电层115a、115b、115c及栅极电极120a、120b、120c形成。在一些实施例中，侧壁间隔物130a、130b、130c是通过将间隔物层沉积于牺牲栅极结构上及执行各向异性蚀刻制程以移除间隔物层的水平部分形成。在一些实施例中，侧壁间隔物130a、130b、130c包含氮化硅或其他合适的材料。92.在一些实施例中，源极/漏极区域125a、125b、125c是在形成牺牲栅极结构之后形成于基板层105中。例如，在一些实施例中，基板层105的部分通过植入制程加以掺杂以形成源极/漏极区域125a、125b、125c。在一些实施例中，蚀刻制程经执行以使邻近侧壁间隔物130a、130b、130c的基板层105凹入，且磊晶生长制程经执行以形成源极/漏极区域125a、125b、125c。93.在一实施例中，一或多个浅沟槽隔离(shallow trench isolation，sti)结构140经形成在基板层105内。在一些实施例中，sti结构140是通过将至少一个遮罩层形成于基板层105上形成。在一些实施例中，至少一个遮罩层包含基板层105上的氧化物材料层及氧化物材料层上的氮化物材料层，及/或一或多个其他合适的层。至少一个遮罩层中的至少一些经移除以界定蚀刻遮罩，以作为模板用来蚀刻基板层105以形成沟槽。介电材料经形成于沟槽中以界定sti结构140。在一些实施例中，sti结构140包括多个层，诸如氧化物衬里、形成于氧化物衬里上的氮化物衬里、形成于氮化物衬里上的氧化物填料材料，及/或其他合适的材料。94.在一些实施例中，诸如氧化物填料材料的填料材料是使用高密度(high density，hdp)电浆制程所形成。hdp制程使用包含硅烷(sih4)、氧、氩，或其他合适的气体中的至少一个的前驱物气体。hdp制程包括将材料形成于界定沟槽的表面上的沉积组件，及移除或重新定位所沉积材料的溅射组件。沉积与溅射比取决于在沉积组件期间使用的气体比。根据一些实施例，氩及氧充当溅射源，且气体比的特定值是基于沟槽的深宽比决定。在形成填料材料之后，退火制程经执行以致密填料材料。在一些实施例中，sti结构140产生压缩应力。95.尽管基板层105及sti结构140经例示为在基板层105邻接sti结构140的界面处具有共面的上表面，但相对高度可变化。例如，sti结构140可相对于基板层105凹入，或基板层105可相对于sti结构140凹入。界面处的相对高度取决于执行来用于形成sti结构140的制程，诸如沉积、平面化、遮罩移除、表面处理，或其他合适的技术中的至少一个。在一些实施例中，sti结构140是在形成装置110a、110b、110c之前形成。sti结构140的其他结构及/或组态在本揭示案的范畴内。96.在一些实施例中，装置110a、110b、110c是使用相同的材料及层厚度形成。在一些实施例中，可由于不同的电压域而使用不同的材料及/或厚度。例如，栅极介电层115a、115b、115c的材料及/或厚度可彼此相异。尽管装置110a、110b、110c经例示为彼此邻近，但在一些实施例中，装置110a、110b、110c经形成于不同的区域中。例如，若栅极介电层115a、115b、115c在厚度或材料方面变化，则相异的装置110a、110b、110c可经形成于不同的区域中。在一些实施例中，栅极电极120a、120b、120c的材料可亦相异。装置110a、110b、110c的其他结构及组态在本揭示案的范围内。例如，装置110a、110b、110c可为鳍式场效晶体管(fin field-effect transistor，finfet)装置、纳米片装置、纳米线装置，或其他合适的装置。97.在一些实施例中，介电层145经形成于装置110a、110b、110c上。在一些实施例中，若适用，则介电层145是在形成替换栅极结构之前形成。在一些实施例中，介电层145包含二氧化硅或低k介电材料。在一些实施例中，介电层145包含低k介电材料的一或多个层。低k介电材料具有低于约3.9的k值。在一些实施例中，用于介电层145的材料包含si、o、c，或h中的至少一个，诸如sicoh、sioc、氧掺杂的sic(oxygen-doped sic，odc)、氮掺杂的sic(nitrogen-doped，sic)、电浆增强氧化物(plasma-enhanced oxide，peox)，或其他合适的材料。在一些实施例中，低k介电材料进一步表征或分类为超低k(ultra low-k，ulk)、特低k(extra low-k，elk)，或极低k(extreme low-k，xlk)，其中分类通常基于k值。例如，ulk通常是指具有介于约2.7至约2.4之间的k值的材料，elk通常是指具有介于约2.3至约2.0之间的k值的材料，且xlk通常是指具有小于约2.0的k值的材料。诸如聚合物的有机材料可经使用于介电层145。在一些实施例中，介电层145包含含碳材料、有机硅酸盐玻璃、含致孔材料，或其组合的一或多个层。在一些实施例中，介电层145包含氮。在一些实施例中，介电层145是通过使用例如cvd、电浆增强化学气相沉积(plasma-enhanced chemical vapor deposition，pecvd)、lpcvd、alcvd、旋涂技术，或一些其他合适的制程中的至少一个所形成。98.在一些实施例中，半导体结构100包含形成于介电层145中的一或多个导电触点150a、150b、150c。导电触点150a、150b、150c是以许多方式形成，诸如通过单一镶嵌制程、双重镶嵌制程、沟槽硅化物制程，或一些其他合适的制程形成。在一些实施例中，导电触点150a、150b、150c接触栅极电极120a、120b、120c，且额外的触点(未示出)经形成以接触沿着装置110a、110b、110c的轴向长度，诸如进入或退出页面的不同位置中的源极/漏极区域125a、125b、125c。在一些实施例中，导电触点150a、150b、150c包含阻障层、晶种层、金属填料层，或其他合适的层。在一些实施例中，金属填料层包含钨、铝、铜、钴，或其他合适的材料。在一些实施例中，装置110a、110b、110c、导电触点150a、150b、150c，及介电层145界定半导体结构100的装置层155。导电触点150a、150b、150c的其他结构及/或组态在本揭示案的范畴内。99.在一些实施例中，半导体结构100包含形成于装置层155上的一或多个介电层160。根据一些实施例，一或多个介电层160包含第二介电质层160a、第三介电层160b、第四介电层160c，及第n介电层160n。设想任何数目的介电层160。在一些实施例中，介电层160中的至少一个包含具有介质或低介电常数的标准介电材料，诸如sio2。在一些实施例中，介电层160中的至少一个包含具有相对低的介电常数的介电材料，如针对介电层145所描述。介电层160是以许多方式形成，诸如通过热生长、化学生长、ald、cvd、pecvd，或一些其他合适的制程形成。在一些实施例中，下部分中的介电层160中的一或多个包含ulk或elk介电材料，中间部分中的介电层160中的一或多个包含低k介电材料，且上部分中的介电层160中的一或多个包含标准k介电材料，诸如掺杂或无掺杂硅玻璃。100.在一些实施例中，半导体结构100包含将介电层160分离的一或多个蚀刻终止层165。在一些实施例中，蚀刻终止层165使蚀刻制程在介电层160之间终止。根据一些实施例，蚀刻终止层165包含具有来自介电层160的不同蚀刻选择性的介电材料。在一些实施例中，蚀刻终止层165中的至少一个单独地或以组合方式包含sin、sicn、sico、cn等。蚀刻终止层165是以许多方式形成，诸如通过热生长、化学生长、ald、cvd、pecvd，或一些其他合适的制程形成。101.在一些实施例中，半导体结构100包含一或多个导电触点170、175a、175b、175c。在一些实施例中，导电触点170、175a、175b、175c延伸穿过其各别介电层160。在一些实施例中，导电触点170中的一些包含通孔部分170v及接线部分170l。在一些实施例中，接线部分170l具有延伸至页面中的轴向长度。在一些实施例中，导电触点170、175a、175b、175c包含阻障层、晶种层、金属填料层，或其他合适的层。在一些实施例中，金属填料层包含钨、铝、铜、钴，或其他合适的材料。导电触点170、175a、175b、175c的其他结构及组态在本揭示案的范畴内。特定介电层160及特定介电层160中的相关联导电触点170、175a、175b、175c的组合界定金属化层，诸如金属化层“m1”、“m2”、“m3”，及“mx”。102.根据一些实施例，遮罩层180经形成于第n介电层160n上。在一些实施例中，遮罩层180包含一起界定遮罩堆叠的多个单独形成的层。在一些实施例中，遮罩层180包含硬遮罩层、底部抗反射涂料(bottom antireflective coating，barc)层、有机平面化层(organic planarization layer，opl)，或光阻剂层中的至少一个。103.硬遮罩层是通过pvd、溅射、cvd、lpcvd、alcvd、uhvcvd、rpcvd、ald、mbe、液相磊晶(liquid phase epitaxy，lpe)、旋涂、生长，或其他合适的技术中的至少一个形成。在一些实施例中，硬遮罩层包含硅、氮，或其他合适的材料中的至少一个。在一些实施例中，barc层为使用旋转涂布制程施加的聚合物层。104.在一些实施例中，opl包含使用旋转涂布制程施加的光敏有机聚合物。在一些实施例中，opl包含介电层。在一些实施例中，光阻剂层是通过自旋、喷雾涂布，或其他合适的技术中的至少一个形成。105.光阻剂为负性光阻剂或正性光阻剂。关于负性光阻剂，负性光阻剂的区域当通过光源照射时变成不溶性的，使得在后续显影级段溶剂对负性光阻剂的施加将负性光阻剂的未照射区域移除。形成于负性光阻剂中的图案因而为通过光源与负性光阻剂之间的诸如遮罩的模板的不透明区域界定的图案的负性影像。在正性光阻剂中，正性光阻剂的照射区域变为可溶解的且通过显影期间的溶剂的施加移除。因而，形成于正性光阻剂中的图案为光源与正性光阻剂之间的诸如遮罩的模板的不透明区域的正性影像。一或多个蚀刻剂具有选择性，使得一或多个蚀刻剂以相较于一或多个蚀刻剂将光阻剂移除或蚀刻掉的较大速率将暴露或未由光阻剂覆盖的一或多个层移除或蚀刻掉。因此，光阻剂中的开口允许一或多个蚀刻剂在光阻剂下方的一或多个层中形成对应开口，且借此将光阻剂中的图案转移至光阻剂下方的一或多个层。光阻剂在图案转移之后经剥离或冲洗掉。106.参考图2，根据一些实施例，遮罩层180经图案化以界定遮罩185。在一些实施例中，光阻剂层使用辐射源及标线加以暴露以界定光阻剂层中的图案，且光阻剂层的部分经移除以界定图案化的光阻剂层。光阻剂层下方的opl、barc层，及/或硬遮罩层使用图案化的光阻剂层作为模板加以蚀刻，以形成遮罩185以界定遮罩开口185a、185b、185c，这些遮罩开口暴露遮罩185下方的第n介电层160n及导电触点175a、175b、175c的部分。107.参考图3，根据一些实施例，沟槽190a、190b、190c经形成于介电层160n中。在一些实施例中，根据一些实施例，蚀刻制程使用遮罩185作为蚀刻模板加以执行以图案化介电层160n，以在介电层160n中界定沟槽190a、190b、190c。根据一些实施例，沟槽190a、190b、190c分别暴露导电触点175a、175b、175c的侧壁的部分192a、192b、192c。蚀刻制程包含电浆蚀刻制程、反应性离子蚀刻(rie)制程，或其他合适的技术中的至少一个。根据一些实施例，蚀刻制程包含各向异性蚀刻制程。在一些实施例中，沟槽190a、190b、190c具有不同的深度d1、d2、d3。具有中间蚀刻遮罩的多步骤蚀刻制程可经执行以提供沟槽190a、190b、190c的不同的深度d1、d2、d3。108.参考图4，根据一些实施例，阻障层195、导电层200，及介电层205经形成于沟槽190a、190b、190c中，且平面化制程经执行以移除在沟槽190a、190b、190c外侧延伸的阻障层195、导电层200，及介电层205的部分且移除遮罩185。阻障层195分别导电地接触导电触点175a、175b、175c的侧壁的部分192a、192b、192c。阻障层195、导电层200、介电层205、导电触点150a、150b、150c、170、175a、175b、175c，及装置110a、110b、110c界定沟槽共振器210a、210b、210c。在一些实施例中，阻障层195及导电层200为大体上u形的。109.在一些实施例中，阻障层195包含tin、tan、w、ti、ta，或一些其他合适的阻障材料。在一些实施例中，阻障层195是通过ald、pvd、cvd、lpcvd、alcvd、uhvcvd、rpcvd、mbe，或其他合适的技术中的至少一个形成。在一些实施例中，导电层200包含w、cu、al、alcu、alsicu，或一些其他合适的材料。在导电层200包含多个金属的一些实施例中，金属的相对百分比可变化。在一些实施例中，导电层200是通过ald、pvd、cvd、lpcvd、alcvd、uhvcvd、rpcvd、mbe，电镀，或其他合适的技术中的至少一个形成。在一些实施例中，导电层200的厚度为至少约100埃。在一些实施例中，介电层205包含无掺杂硅玻璃(undoped silicon glass，usg)、sin、磷掺杂硅玻璃(phosphorous-doped silicon glass，psg)、氟掺杂硅玻璃(fluorine-doped silicon glass，fsg)、低k材料、elk材料、black diamondtm(bd)，或其他合适的介电材料。在一些实施例中，介电层205是通过ald、pvd、cvd、lpcvd、alcvd、uhvcvd、rpcvd、mbe，或其他合适的技术中的至少一个形成。在一些实施例中，介电层205在沟槽190a、190b、190c中的全部中为相同材料。在一些实施例中，介电层205的厚度为至少约100埃。110.参考图5，在一些实施例中，介电层205在沟槽190a、190b、190c中的一或多个中经修改。在一些实施例中，介电层205是通过将遮罩215形成于第n介电层160n上加以修改，第n介电层160n暴露形成于诸如沟槽190a、190b的沟槽190a、190b、190c中的一或多个中的介电层205，且植入制程218经执行以将诸如硼、磷、氟、碳、氮，或一些其他合适的掺杂剂的掺杂剂引入介电层205的暴露部分中。植入掺杂剂修改介电层205的介电常数。在一些实施例中，而非将掺杂剂引入介电层205中或除将掺杂剂引入介电层205中之外，一或多个制程经执行以选择性地替换沟槽190a、190b、190c中的一或多个中的介电层205。111.参考图6，根据一些实施例，遮罩215经移除且介电层220及导电帽层225经形成于沟槽共振器210a、210b、210c及介电层160n上。在一些实施例中，介电层220包含usg、sin、psg、fsg、低k材料、elk材料、bd，或其他合适的介电材料。在一些实施例中，介电层220是通过ald、pvd、cvd、lpcvd、alcvd、uhvcvd，或其他合适的技术中的至少一个形成。在一些实施例中，导电帽层225包含w、cu、al、alcu、alsicu，或一些其他合适的材料。在导电帽层225包含多个金属的一些实施例中，金属的相对百分比可变化。在一些实施例中，导电帽层225是通过ald、pvd、cvd、lpcvd、alcvd、uhvcvd、rpcvd、mbe，电镀，或其他合适的技术中的至少一个形成。112.参考图7，提供包括半导体结构100的半导体晶圆的俯视图。晶粒区域230通过刻划线235、240分离。在一些实施例中，每个晶粒区域230包含功能区域230f及功能区域230f外侧的周边区域230p。在一些实施例中，周边区域230p界定为功能区域230f外侧的区域，该区域包括在将晶粒区域230切单以用于单独包装的切块操作之后剩余的刻划线235、240的一部分。在切块操作期间，刻划线235、240中的一些而非全部经移除。在一些实施例中，刻划线235、240中的至少10％在切块之后剩余。在一些实施例中，拐角应力消除结构245提供在刻划线235、240的交叉点处。在一些实施例中，沟槽共振器210a、210b、210c界定监测结构250。在一些实施例中，监测结构250的第一实例包含沟槽共振器210a、210b、210c的第一实例，且监测结构250的第二实例包含沟槽共振器210a、210b、210c的第二实例。在一些实施例中，监测结构250的第一实例包含与监测结构250的第二实例相比的不同材料。例如，监测结构250的第一实例包含第n介电层160n中的第一导电触点175a，第一导电触点175a耦接至第一装置110a；第n介电层160n中的第二导电触点175b，第二导电触点175b耦接至第二装置110b；第一沟槽共振器210a，第一沟槽共振器210a耦接至第一导电触点175a；以及第二沟槽共振器210b，第二沟槽共振器210b耦接至第二导电触点175b。第一沟槽共振器210a及第二沟槽共振器210b包含第一导电层(例如，导电层200的第一实例)及第一介电层(例如，介电层205的第一实例)。监测结构250的第二实例包含第n介电层160n中的第三导电触点(例如，第一导电触点175a的第二实例)，该第三导电触点耦接至第三装置(例如，第一装置110a的第二实例)；第n介电层160n中的第四导电触点(例如，第二导电触点175b的第二实例)，第四导电触点耦接至第四装置(例如，第二装置110b的第二实例)；第三沟槽共振器(例如，第一沟槽共振器210a的第二实例)，该第三沟槽共振器耦接至第三导电触点；第四沟槽共振器(例如，第二沟槽共振器210b的第二实例)，该、该第四沟槽共振器耦接至第四导电触点。第三沟槽共振器及第四沟槽共振器包含第二导电层(例如，导电层200的第二实例)及第二介电层(例如，介电层205的第二实例)。113.如图7中所例示，监测结构250定位于刻划线235、240中的至少一个中。在一些实施例中，虚拟图案255定位于刻划线235、240中的至少一个中，诸如介于监测结构250之间。在一些实施例中，监测结构250提供于功能区域230f中。在一些实施例中，选定的监测结构250可具有不同的特性，诸如不同的阻障材料、不同的导电材料、不同的介电材料、不同的沟槽深度、不同的下层装置特性，或其他差异。根据一些实施例，当上面形成半导体结构100的晶圆经切割或切单以形成单独半导体晶粒时，刻划线235、240中的监测结构250至少部分地破坏。根据一些实施例，功能区域230f包含用于逻辑装置、发光二极体装置、液晶显示器、记忆体装置、影像感测器、处理装置，或一些其他合适的集成电路装置中的一或多个的装置。114.根据一些实施例，将监测结构250用来在半导体结构100的制造期间监测各种度量。诸如覆盖层、临界尺寸(critical dimension，cd)、应力、充电特性、射频(radio frequency，rf)效能，或其他合适的制造度量的制造度量可使用沟槽共振器210a、210b、210c加以监测。115.参考图4，根据一些实施例，将沟槽共振器210a、210b、210c使用来监测覆盖层及/或临界尺寸。将诸如电子显微术、光学计量、散射测量，或其他合适的量测过程的量测过程使用来量测覆盖层尺寸ol1、ol2、ol3及/或临界尺寸量测cd1、cd2、cd3。覆盖层及/或临界尺寸量测可使用于故障侦测、制程控制、产出估计，且/或用以决定其他合适的制造参数。116.参考图6，根据一些实施例，将沟槽共振器210a、210b、210c使用来监测应力。导电帽层225、介电层220，及沟槽共振器210a、210b、210c界定通过等效电容器260共同涉及的并联电容器。在一些实施例中，应力可引起介电层220与沟槽共振器210a、210b、210c中的一或多个之间的界面265处的脱层。此脱层影响电容器260的电容。将测量电容与参考电容进行比较以侦测脱层。脱层的程度表示可影响半导体结构100中的装置的产出及/或效能的故障度量。117.参考图6，根据一些实施例，监测电容器260的充电效能。在一些实施例中，交流(alternating current，ac)信号经施加在电容器260上以量测电容器260的充电及放电周期。118.参考图6，根据一些实施例，将沟槽共振器210a、210b、210c用作波导以监测射频(radio frequency，rf)效能。信号经提供在导电触点175a、175b、175c上以量测rf效能。例如，参考电压(例如，接地(gnd))可经施加至导电触点175a、175c，且主动电压信号(signal)可经施加至第二导电触点175b以量测rf效能。119.参考图8，根据一些实施例，导电帽层225经图案化以形成导电衬垫225a、225b、225c。在一些实施例中，遮罩经形成于导电帽层225上，且蚀刻制程使用遮罩作为模板加以执行以形成导电衬垫225a、225b、225c。图8中的沟槽共振器210a、210b、210c作为波导用以通过将参考电压(例如，接地(gnd))施加至导电衬垫225a、225c且将主动电压信号(signal)施加至导电衬垫225b来监测rf效能，以量测rf效能。在一些实施例中，导电衬垫225a、225b、225c及相关联的沟槽共振器210a、210b、210c界定175c分离电容器。如关于图6所描述，电容量测可用以侦测脱层。120.图9为例示根据一些实施例的用于形成半导体结构100的方法900的流程图。在操作902处，第一导电触点(例如，175a、175b，或175c)经形成于第一介电层(例如，第n介电层160n)中，该第一导电触点耦接至第一装置(例如，110a、110b，或110c)。在操作904处，第二导电触点(例如，175a、175b，或175c)经形成于第一介电层中，该第二导电触点耦接至第二装置(例如，110a、110b、110c)。在操作906处，第一沟槽(例如，190a、190b，或190c)形成于第一介电层中，该第一沟槽具有第一深度(例如，d1、d2，或d3)且暴露第一导电触点(例如，175a、175b，或175c)中的至少一部分。在操作908处，第二沟槽(例如，190a、190b，或190c)经形成于第一介电层中，该第二沟槽具有不同于第一深度(例如，d1、d2，或d3)的第二深度(例如，d1、d2，或d3)且暴露导电触点(例如，175a、175b，或175c)中的至少一部分。在操作910处，导电层200经形成于第一沟槽(例如，190a、190b，或190c)及第二沟槽(例如，190a、190b，或190c)中。在操作912处，第二介电层(例如，介电层205)在第一沟槽(例如，190a、190b、190c)及第二沟槽(例如，190a、190b，或190c)中形成于导电层200上。121.另一实施例涉及计算机可读媒体，该计算机可读媒体包含处理器可执行指令，这些处理器可执行指令用以实行本文呈现的技术中的一或多个。示范性计算机可读媒体例示于图10中，其中实施例1000包含计算机可读媒体1002(例如，cd-r、dvd-r、快闪驱动器、硬盘驱动器的磁盘等)，计算机可读数据1004编码于该计算机可读媒体上。此计算机可读数据1004继而包含处理器可执行计算机指令1006的集合，该处理器可执行计算机指令的集合用以根据本文阐述的原理中的一或多个操作。在一些实施例中1000中，处理器可执行计算机指令1006用以执行方法1008，诸如前面提到的所述方法中的至少一些。在一些实施例中，处理器可执行计算机指令1006用以实行系统，诸如前面提到的系统中的至少一些。许多此类计算机可读媒体可由此项技术中的一般技术者设计，这些计算机可读媒体用以根据本文呈现的技术操作。122.图11及以下论述提供用以实行本文阐述的规定中的一或多个的实施例的合适的计算环境的简要一般描述。图11的操作环境为合适的操作环境的仅一个实例且不欲建议关于操作环境的使用或功能范畴的任何限制。示例性计算装置包括但不限于个人计算机、服务器计算机、手持式或膝上型装置、移动装置(诸如移动电话、个人数字助理(personal digital assistant，pda)、媒体播放器等等)、多处理器系统、消费者电子设备、迷你计算机、主机计算机、包括以上系统或装置中的任一者的分散式计算环境等等。123.尽管不需要，但在通过一或多个计算装置执行的“计算机可读指令”的一般上下文中描述实施例。计算机可读指令可通过计算机可读媒体(以下论述)分散。计算机可读指令可经实行为程序模块，诸如函数、物件、应用程序接口(application programming interface，api)、数据结构等等，这些程序模块执行特定任务或实行特定抽象数据型式。通常，计算机可读指令的功能可根据需要组合或分散在各种环境中。124.图11描绘系统1100的实例，该系统包含计算装置1102以实行本文提供的一些实施例。在一些组态中，计算装置1102包括至少一个处理单元1104及记忆体1106。取决于计算装置的精确组态及类型，记忆体1106可为挥发性性(诸如，例如随机存取记忆体(random-access memory，ram))、非挥发性的(诸如，例如只读记忆体(read-only memory，rom)、快闪记忆体等)或两者的一些组合。此组态通过虚线1108例示于图11中。125.在一些实施例中，计算装置1102可包括额外特征及/或功能。对于该实例，计算装置1102可亦包括额外储存器(例如，可移储存器及/或不可移储存器)，包括但不限于磁储存器、光学储存器等等。此额外储存器通过储存器1110例示于图11中。在一些实施例中，用以实行本文提供的一或多个实施例的计算机可读指令可在储存器1110中。储存器1110可亦储存用以实行操作系统、应用程序等等的其他计算机可读指令。例如，计算机可读指令可经载入记忆体1106中用于通过处理单元1104的执行。126.如本文所使用的术语“计算机可读媒体”包括计算机储存媒体。计算机储存媒体包括实行于用于诸如计算机可读指令或其他数据的信息的储存的任何方法或技术中的挥发性及非挥发性、可移及不可移媒体。记忆体1106及储存器1110为计算机储存媒体的实例。计算机储存媒体包括但不限于ram、rom、电可抹除可程序化只读记忆体(electrically erasable programmable read-only memory，eeprom)、快闪记忆体或其他记忆体技术、cd-rom、数字通用磁盘(digital versatile disk，dvd)或其他光学储存器、磁带盒、磁带、磁盘储存器或其他磁储存装置，或可用以储存所要的信息且可通过计算机装置1102存取的任何其他媒体。任何此计算机储存媒体可为计算装置1102的部分。127.在一些实施例中，计算装置1102包含通讯接口1112，或多个通讯接口，这些通讯接口允许计算装置1102与其他装置通讯。通讯接口1112可包括但不限于数据机、网络接口卡(network interface card，nic)、整合式网络接口、射频发射器/接收器、红外端口、通用串行总线(universal serial bus，usb)连接，或用于将计算装置1102连接至其他计算装置的其他接口。通讯接口1112可实行有线连接或无线连接。通讯接口1112可传输及/或接收通讯媒体。128.术语“计算机可读媒体”可包括通讯媒体。通讯媒体通常将计算机可读指令或其他数据体现于诸如载波或其他传送机制的“调变数据信号”且包括任何信息输送媒体。术语“调变数据信号”可包括使其特性中的一或多个以使得将信息编码于信号中的方式设定或改变的信号。129.计算装置1102可包括输入装置(多个)1114，诸如键盘、鼠标、笔、语音输入装置、触摸式输入装置、红外摄影机、视频输入装置，及/或任何其他合适的输入装置。诸如一或多个显示器、扬声器、列印机，及/或任何其他合适的输出装置的输出装置(多个)1116可亦包括在计算装置1102中。输入装置(多个)1114及输出装置(多个)1116可通过有线连接、无线连接，或其任何组合连接至计算装置1102。在一些实施例中，来自另一计算装置的输入装置或输出装置可经用作用于计算装置1102的输入装置(多个)1114或输出装置(多个)1116。130.计算装置1102的组件可通过诸如总线的各种互连连接。此类互连可包括周边组件互连(peripheral component interconnect，pci)，诸如pci express、usb、火线(ieee 1394)、光学总线结构等等。在一些实施例中，计算装置1102的组件可通过网络互连。例如，记忆体1106可由位于通过网络互连的不同实体位置中的多个实体记忆体单元组成。131.熟悉此项技术者将认识到，利用来储存计算机可读指令的储存装置可跨于网络分散。例如，经由网络1120可存取的计算装置1118可储存用以实行本文提供的一或多个实施例的计算机可读指令。计算装置1102可存取计算装置1118且下载计算机可读指令的一部分或全部以用于执行。替代地，计算装置1102可根据需要下载计算机可读指令的片，或一些指令可在计算装置1102处执行且一些指令可在计算装置1118处执行。132.沟槽共振器210a、210b、210c可用来在半导体结构100的制造期间监测各种度量。制造度量，诸如覆盖层、临界尺寸(critical dimension，cd)、应力、充电特性、射频(radio frequency，rf)效能，或其他合适的制造度量。制造度量提供产出、效能、缺陷，及/或效率的指示。制造度量可使用于故障侦测、制程控制、产出估计，且/或用以决定其他合适的制造参数。133.根据一些实施例，形成半导体结构的方法包括形成第一介电层中的第一导电触点，该第一导电触点耦接至第一装置；以及形成第一介电层中的第二导电触点，该第二导电触点耦接至第二装置。第一沟槽经形成于该第一介电层中，该第一沟槽具有第一深度且暴露第一导电触点的至少一部分。第二沟槽经形成于第一介电层中，该第二沟槽具有不同于第一深度的第二深度且暴露第二导电触点的至少一部分。第一导电层经形成于第一沟槽及第二沟槽中。第二介电层在第一沟槽及第二沟槽中形成于第一导电层上。根据一些实施例，该第一装置、该第一沟槽中的该第一导电层，及该第一沟槽中的该第二介电层界定一第一沟槽共振器；且该第二装置、该第二沟槽中的该第一导电层，及该第二沟槽中的该第二介电层界定一第二沟槽共振器。根据一些实施例，将一第三介电层形成于该第一沟槽共振器、该第二沟槽共振器，及该第一介电层上；以及将一第二导电层形成于该第三介电层上。根据一些实施例，量测通过该第一沟槽共振器、该第二沟槽共振器、该第三介电层，及该第二导电层界定的一电容器的一电容。根据一些实施例，将一第一信号施加至该第二导电层；将一第二信号施加至该第一沟槽共振器及该第二沟槽共振器；以及基于该第一信号及该第二信号来量测通过该第一沟槽共振器、该第二沟槽共振器、该第三介电层，及该第二导电层界定的一电容器的一充电效能度量。根据一些实施例，将一第一信号施加至该第一沟槽共振器；将一第二信号施加至该第二沟槽共振器；以及量测通过该第一沟槽共振器、该第二沟槽共振器、该第三介电层，及该第二导电层界定的一电容器的一射频效能度量。根据一些实施例，图案化该第二导电层以界定该第一沟槽共振器上的一第一导电衬垫及该第二沟槽共振器上的一第二导电衬垫；将一第一信号施加至该第一导电衬垫；将一第二信号施加至该第二导电衬垫；以及基于该第一信号及该第二信号来量测该半导体结构的一射频效能度量。根据一些实施例，将一第三导电触点形成于该第一介电层中，该第三导电触点耦接至一第三装置；将一第四导电触点形成于该第一介电层中，该第四导电触点耦接至一第四装置；将一第三沟槽形成于该第一介电层中，该第三沟槽具有一第三深度且暴露该第三导电触点的至少一部分；将一第四沟槽形成于该第一介电层中，该第四沟槽具有不同于该第三深度的一第四深度且暴露该第四导电触点的至少一部分；将一第二导电层形成于该第三沟槽及该第四沟槽中；以及将一第三介电层在该第三沟槽及该第四沟槽中形成于该第二导电层上，其中以下中的至少一者：该第二介电层的一材料组成不同于该第三介电层的一材料组成，或该第一导电层的一材料组成不同于该第二导电层的一材料组成。根据一些实施例，将一第三介电层形成于该第二介电层、该第一导电触点，及该第二导电触点上；以及将一第二导电层形成于该第三介电层上。根据一些实施例，该第一装置包含一第一晶体管，该第一晶体管具有带有一第一厚度的一第一栅极介电层；以及该第二装置包含一第二晶体管，该第二晶体管具有带有不同于该第一厚度的一第二厚度的一第二栅极介电层。根据一些实施例，方法还包括修改该第一沟槽或该第二沟槽中的至少一个中的该第二介电层。134.根据一些实施例，半导体结构包括第一介电层中的第一沟槽共振器，该第一沟槽共振器具有第一导电层及第二介电层；以及第一介电层中的第二沟槽共振器，该第二沟槽共振器具有第二导电层及第三介电层。第二介电层的材料组成中的至少一个不同于第三介电层的材料组成或第一导电层的材料组成不同于第二导电层的材料组成。根据一些实施例，该第一沟槽共振器包含：该第一介电层中的一第一导电触点；一第一装置，耦接至该第一导电触点；一第一u形导电层，耦接至该第一导电触点；以及该第一u形导电层上的该第二介电层的一第一部分。根据一些实施例，该第一沟槽共振器包含：该第一u形导电层、该第二介电层的该第一部分上的一第四介电层；以及该第四介电层上的一第二导电。根据一些实施例，该第一沟槽共振器包含：一第二导电触点，在该第一介电层中；一第二装置，耦接至该第二导电触点；一第二u形导电层，耦接至该第二导电触点；以及该第二u形导电层上的该第二介电层的一第二部分，其中：该第二介电层的该第一部分的一材料组成不同于该第二介电层的该第二部分的一材料组成。根据一些实施例，该第一装置包含一第一晶体管，该第一晶体管具有带有一第一厚度的一第一栅极介电层；且该第二装置包含一第二晶体管，该第二晶体管具有带有不同于该第一厚度的一第二厚度的一第二栅极介电层。根据一些实施例，该第一沟槽共振器及该第二沟槽共振器定位于一半导体晶圆的一刻划线中。135.根据一些实施例，半导体结构包括第一晶粒区域，该第一晶粒区域具有功能区域及功能区域外侧的周边区域；以及周边区域中的第一监测结构。第一监测结构包括第一沟槽共振器，该第一沟槽共振器具有第一导电层及第一介电层；以及第二沟槽共振器，该第二沟槽共振器具有第二导电层及第二介电层。第一介电层的材料组成不同于第二介电层的材料组成。根据一些实施例，该功能区域中的一第二监测结构包含一第三沟槽共振器以及一第四沟槽共振器。根据一些实施例，该周边区域中的一第二监测结构包含一第三沟槽共振器以及一第四沟槽共振器。136.先前内容概括若干实施例的特征，使得此项技术中的一般技术者可更好地理解本揭示案的各种态样。此项技术中的一般技术者应了解，他们可容易地将本揭示案用作设计或修改用于执行相同目的及/或达成本文引入的各种实施例的相同优点的其他制程及结构的基础。此项技术中的一般技术者亦应认识到，此类等效构造不脱离本揭示案的精神及范畴，且他们可在不脱离本揭示案的精神及范畴的情况下在本文中做出各种变化、置换，及变更。137.尽管主题已用特定于结构特征或方法动作的语言加以描述，但应理解，所附权利要求书的主题不一定限于以上描述的特定特征或动作。实情为，以上描述的特定特征及动作经揭示为实行权利要求书中的至少一些的实例形式。138.本文提供实施例的各种操作。描述操作中的一些或全部的顺序不应解释为暗示这些操作一定依赖顺序。将了解具有本描述的效益的替代性排序。此外，将理解，并非所有操作一定存在于本文提供的每个实施例中。另外，将理解，并非所有操作在一些实施例中为必要的。139.将了解，本文描绘的层、特征、元件等是以相对于彼此的诸如例如结构尺寸或方位的特定尺寸加以例示，以用于理解的简单性及容易性的目的，且在一些实施例中，这些层、特征、元件等的实际尺寸实质上不同于本文例示的那个尺寸。另外，存在用于形成本文提到的层、区域、特征、元件等的各种技术，诸如蚀刻技术、平面化技术、植入技术、掺杂技术、旋涂技术、溅射技术、生长技术，或诸如例如化学气相沉积(chemical vapor deposition，cvd)的沉积技术中的至少一个。140.此外，“示范性”在本文中用来意味充当例子、实例、说明等，且未必充当有利措施。如本技术案中所使用，“或”意欲意味包括在内的“或”而非排他的“或”。另外，如本技术案及所附权利要求书中使用的“一”及“一个”通常解释为意味“一或多个”，除非另有指定或自针对单数形式的上下文清楚的。另外，a及b及/或类似者中的至少一个通常意味a或b或a及b两者。此外，在使用“包括”、“具有(having/has)”、“带有”或其变体的程度上，此类术语意欲为以类似于术语“包含”的方式包括在内的。另外，除非另有指定，“第一”、“第二」”等等不欲时间态样、空间态样、排序等。实情为，此类术语仅用作用于特征、元件、物品等的识别符、名称等。例如，第一元件及第二元件通常对应于元件a及元件b或两个不同的或两个等同的元件或相同元件。141.另外，尽管本揭示案已关于一或多个实行方案加以展示且描述，但此项技术中的一般技术者将基于本说明快及所附附图的阅读及理解想到等效变更及修改。本揭示案包含所有此类修改及变更且仅受所附权利要求书的范畴限制。具体关于通过以上描述的组件执行的各种功能，除非另有陈述，否则用来描述此类组件的术语意欲对应于执行所述组件的指定功能的任何组件(例如，该组件为功能上等效的)，尽管在结构上并不等效于所揭示结构。另外，虽然本揭示案的特定特征可已关于若干实行方案的仅一个加以揭示，但此类特征可在可需要时与其他实行方案的一或多个其他特征组合，且为对于任何给定或特定应用有利的。









图片声明：本站部分配图来自人工智能系统AI生成,觅知网授权图片,PxHere摄影无版权图库。本站只作为美观性配图使用,无任何非法侵犯第三方意图,一切解释权归图片著作权方,本站不承担任何责任。如有恶意碰瓷者,必当奉陪到底严惩不贷!




内容声明：本文中引用的各种信息及资料（包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主体（包括但不限于公司、媒体、协会等机构）的官方网站或公开发表的信息。部分内容参考包括:(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供参考使用,不准确地方联系删除处理！本站为非盈利性质站点,发布内容不收取任何费用也不接任何广告!




免责声明：我们致力于保护作者版权，注重分享，被刊用文章因无法核实真实出处，未能及时与作者取得联系，或有版权异议的，请联系管理员，我们会立即处理，本文部分文字与图片资源来自于网络，部分文章是来自自研大数据AI进行生成,内容摘自(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供学习参考,不准确地方联系删除处理!的,若有来源标注错误或侵犯了您的合法权益，请立即通知我们，情况属实，我们会第一时间予以删除，并同时向您表示歉意,谢谢!