校正相位插值器翻转积分非线性误差的电路的制作方法

电子电路装置的制造及其应用技术校正相位插值器翻转积分非线性误差的电路1.相关申请的交叉引用2.本技术要求于2019年12月20日提交的美国临时专利申请序列号62/952,201以及2020年3月23日提交的美国非临时专利申请序列号16/827,691的优先权，其内容以引用方式全部并入本文中。背景技术：3.本发明涉及相位插值。更具体地，本发明涉及用于校正相位插值器接缝非线性误差的电路。4.一些电路设计采用频率合成器，其从高频压控振荡器(vco)时钟合成任何所需的目标频率。vco时钟可以被量化为每个周期的固定相位增量。如本领域所熟知，一些频率合成器通过将vco时钟输出除以除数来合成目标频率，该除数有整数部分并且也可包括分数部分。实现这种分频的一种已知方式是提供具有累加器的电路，该累加器在每个vco时钟周期累积频率控制字(fcw)，该频率控制字等于基于所需目标频率选择的vco时钟周期的累积相位增量的数目，直到累加器的输出值超过同样基于期望目标频率所选择的预定数量(溢出)。累加器的输出值超过预定数量而溢出的量限定了除数的分数部分。在累加器的累积输出值超过预定数量的vco时钟周期，生成了carry信号，并且累加器中的除数的分数部分使carry信号延迟，以限定合成目标频率的时钟边缘。此信号输出被示出为图1a和图1b中合成的目标波形的上升沿。采用具有分数部分的除数的这个过程有时被称为相位插值。5.在vco时钟除以整数(没有分数的整数)的情况下，在合成目标波形的每个周期中，vco时钟的累积相位增量(在本文中称为累积相位整数(相位i)值)将增加恒定相位整数δ(相位iδ)值，其等于单个目标输出时钟周期中包括的每个vco时钟周期中的相位增量的数目。此增加不包括任何vco时钟周期相位分数(相位f)值。这如图1a所示，示出了vco时钟波形(顶部)和合成的目标输出波形(底部)，其中vco频率已经除以整数8以产生合成的目标输出波形。可以看出，没有相位分数分量相位f，即vco时钟周期相位分数(相位f)值为零。6.在vco时钟除以分数分量的数字的情况下，将在最大值与最小值之间调制相位整数δ(相位iδ)的值。这如图1b所示，示出了vco时钟波形(顶部)和合成的目标输出波形(底部)，其中vco频率已经除以整数8+1/8。相位整数δ(相位iδ)的值在合成器输出波形的前七个周期为8，并且在第八个周期期间为9。相位整数δ(相位iδ)的值在合成的目标时钟波形的下一个周期中返回到8。7.还可以从图1b的检查中看出，vco时钟周期相位分数值(相位f)将包括在合成的目标波形的每个完整周期中，如由一对竖直维度线所指示的，示出了在合成目标输出波形的每个周期的上升沿处存在vco时钟周期相位分数(相位f)值。合成的目标波形的每个周期的上升沿与vco时钟周期相位分数(相位f)值的末端重合，如图1b中的垂直维度线对中每一个的右侧图所示。vco时钟周期相位分数(相位f)值也是周期的。在图1b所示的示例中，vco时钟周期相位分数(相位f)值为1/8、然后是2/8、然后是3/8、然后是4/8、然后是5/8、然后是6/8、然后是7/8，然后是0，然后再次返回到合成的目标波形的连续周期中的1/8。8.相位插值器可以用于从vco时钟输出合成波形。如图1c所示，并且如本领域众所周知的，相位插值器的数字部分用于生成累积相位整数(相位i)值和用于从给定vco时钟输出合成任何输出频率的vco时钟周期相位分数(相位f)值(例如，通过使用上述fcw累加器技术)。然后可以由相位插值器的模拟部分使用该信息以生成合成的目标波形。9.如上所述，当将vco时钟信号划分为包含分数分量的数字时，因为vco时钟输出不会除以目标输出时钟的每个周期的恒定整数，所以频率合成器操作需要对相位插值器模拟部分进行整数和分数输入的动态值。对于待生成的每个频率，将需要动态值的不同模式。10.现在参考图2，一组三个表格用于从vco振荡器生成输出频率，这三个表格示出了分别由三个说明性vco非整数除数值8+1/8、8+3/8和9+7/8产生的累积相位整数(相位i)值、相位整数δ(相位iδ)值和vco时钟周期相位分数(相位f)值。每个表格的每一列示出了合成目标波形的连续单个周期的累积相位整数(相位i)值、相位整数δ(相位iδ)和vco时钟周期相位分数(相位f)值分量。每个表中的顶部线是累积相位整数(相位i)值，其是累积量化相位增量的总数。此数字重置每n个合成的目标波形的周期，其中n是vco时钟频率被划分以合成的目标波形的除数的分数部分的分母。在图2所示的三个说明性示例中的每一个中，n＝8。每个表中的第二行是相位整数δ(相位iδ)值，其是在合成目标波形的单个周期期间发生的vco周期的整数。例如，在相位整数δ(相位iδ)值为8的情况下，合成目标波形的先前单个周期的紧挨着的前一个累积相位整数i值将为小于当前累积相位整数i值的8小于当前累积相位整数(相位i)值(例如，如果紧挨着的前一个的累积相位整数i值为40，则合成目标波形的当前单个周期的累积相位整数i值将为48)。每个表中的第三行是当前vco时钟周期相位分数(相位f)值，其是合成目标波形的当前单个周期的vco周期的分数部分。每个表中的第四行是在系统中以vco时钟周期相位表示的vco时钟周期相位分数(相位f)值，其中作为示例，每个vco时钟周期被量化为1024个相位增量。例如，可以看出，在每个vco时钟周期被量化为1024个相位增量的系统中，3/8的vco时钟周期相位分数等于384的vco时钟周期相位(＝1024×3/8)。11.根据图2的检查，本领域普通技术人员将观察到相位整数δ(相位iδ)值和vco时钟周期相位分数(相位f)值的周期行为，其中整数部分调制在8与9之间，并且其中vco＝8的除数的分数部分，每个表格中的第九列的值与该表的第一列中的值相同。相位整数δ(相位iδ)值的调制可以被称为“接缝”。12.本领域普通技术人员将理解，将针对vco分数除数的每一单个值生成不同的表。本领域技术人员还将理解，在相位整数δ(相位iδ)开始重复的值之前，任何表中的列的数目将等于vco周期相位分数(相位f)的值的分母。13.因为没有相位插值器将完美插入相位，所以预期相位插值器将具有积分非线性(inl)误差。这意味着对于给定分数值，相位插值器将不完全插入vco时钟周期内的分数值。在现有技术中已经使用校准ram电路系统来校正给定分数的inl。技术实现要素：14.根据本发明的一方面，用于校正相位插值器翻转积分非线性误差的电路包括：翻转检测器电路，用于检测何时发生相位插值器的相位整数部分的插值器翻转事件；以及校正电路，当翻转检测器电路检测到插值器翻转事件时，校正电路将带符号的预失真校正添加到相位插值器的vco时钟周期分数部分上。15.根据本发明的一方面，电路还包括积分非线性失真预校正电路，用于预校正相位插值器的vco时钟周期分数部分，以用于积分非线性失真。16.根据本发明的一方面，翻转检测器电路包括正向翻转检测器电路以及反向翻转检测器电路，前者检测何时发生正向插值器翻转事件，并且后者检测何时发生反向插值器翻转事件。17.根据本发明的一方面，正向翻转检测器电路包括这样的电路，该电路将实际相位整数δ与相位整数δ的预期值进行比较，并且当相位整数δ的实际值等于相位整数δ的预期值加1时，检测到发生正向插值器翻转事件，并且反向翻转检测器电路包括这样的电路，该电路将相位整数δ的实际值与相位整数δ的预期值进行比较的电路，并且当相位整数δ的实际值等于相位整数δ的预期值减1时，检测到发生反向插值器翻转事件。18.根据本发明的一方面，比较实际相位整数δ并且当比较的δ等于预期增量增加1时检测到发生正向插值器翻转事件的电路包括触发器、减法器和量值比较器，该触发器具有出现当前累积相位整数值的输入以及出现紧挨着的前一个累积相位整数值的输出，该减法器从紧挨着的前一个累积相位整数值中减去当前累积相位整数值以生成实际相位整数δ，该量值比较器将减法器的输出与预期相位整数δ值加1进行比较。比较实际相位整数δ并且当δ等于预期δ减1时检测到发生反向插值器翻转事件的电路包括触发器、减法器和量值比较器，该触发器具有出现当前累积相位整数值的输入以及出现紧挨着的前一个累积相位整数值的输出，该减法器从紧挨着的前一个累积相位整数值中减去当前累积相位整数值以生成实际相位整数δ，该量值比较器将减法器的输出与预期相位整数δ值减1进行比较。19.根据本发明的一方面，电路还包括：用于在已检测到正向插值器翻转事件时在carry信号上设置正向插值器翻转事件标记的电路；以及用于在已检测到反向插值器翻转事件时在carry信号上设置反向插值器翻转事件标记的电路。20.根据本发明的一方面，当已检测到插值器翻转事件时，校正电路将带符号的预失真校正加到相位插值器的相位分数部分上，校正电路包括：正向带符号的预失真校正电路，该正向带符号的预失真校正电路在已检测到正向插值器翻转事件之后将第一正向带符号的预失真校正添加到carry信号上的相位插值器的相位分数部分上；以及反向带符号的预失真校正电路，该反向带符号的预失真校正电路在已检测到反向插值器翻转事件之后将第一反向带符号的预失真校正添加到carry信号上的相位插值器的相位分数部分上。21.根据本发明的一方面，电路还包括用于在设置正向插值器翻转事件标记之后在carry信号上设置第二正向插值器翻转事件标记的电路；以及用于在设置反向插值器翻转事件标记之后在carry信号上设置第二反向插值器翻转事件标记的电路。22.根据本发明的一方面，电路还包括：正向带符号的预失真校正电路，该正向带符号的预失真校正电路用于在设置第二插值器翻转事件标记之后，将第二正向带符号的预失真校正添加到carry信号上的相位插值器的相位分数部分上，以及反向带符号的预失真校正电路，该反向带符号的预失真校正电路用于在设置第二插值器翻转事件标记之后，将反向带符号的预失真校正添加到carry信号上的相位插值器的相位分数部分上。23.根据本发明的一方面，电路还包括：第二正向带符号的预失真校正电路，该第二正向带符号的预失真校正电路用于在设置第二插值器翻转事件标记之后，将第二正向带符号的预失真校正添加到carry信号上的相位插值器的相位分数部分上，以及第二反向带符号的预失真校正电路，该第二反向带符号的预失真校正电路用于在设置第二插值器翻转事件标记之后，将第二反向带符号的预失真校正添加到carry信号上的相位插值器的相位分数部分上。24.根据本发明的一方面，一种用于校正相位插值器翻转积分非线性误差的方法包括：检测何时发生相位插值器的相位整数部分的插值器翻转事件，并且当已检测到插值器翻转事件时将带符号的预失真校正添加到相位插值器的相位分数部分上。25.根据本发明的一方面，已经对相位插值器的相位分数部分执行积分非线性失真的预失真校正。26.根据本发明的一方面，检测何时发生插值器翻转事件包括确定是否发生正向插值器翻转事件，以及确定是否发生反向插值器翻转事件。27.根据本发明的一方面，确定是否发生正向插值器翻转事件包括将当前累积相位整数值与紧挨着的前一个累积相位整数值之间的实际相位整数δ与预期相位整数δ进行比较，并且当实际相位整数δ等于预期相位整数δ加1时指示发生正向插值器翻转事件，并且确定是否发生反向插值器翻转事件包括将当前累积相位整数值与紧挨着的前一个累积相位整数值之间的实际相位整数δ与预期相位整数δ进行比较，并且当实际相位整数δ等于预期相位整数δ减1时指示发生反向插值器翻转事件。28.根据本发明的一方面，将当前累积相位整数值与紧挨着的前一个累积相位整数值之间的实际相位整数δ与预期的δ进行比较并且当实际相位整数δ等于预期δ加1时指示发生正向插值器翻转事件包括：从紧挨着的前一个累积相位整数值中减去当前累积相位整数值，并且将差值与预期相位整数δ值加1进行比较，并且将当前累积相位整数值与紧挨着的前一个累积相位整数值之间的实际相位整数δ与预期δ进行比较并且当实际相位整数δ等于预期相位整数δ减1时指示发生反向插值器翻转事件包括：从紧挨着的前一个累积相位整数值中减去当前累积相位整数值，并且将差值与预期的δ值减1进行比较。29.根据本发明的一方面，当实际相位整数增量等于预期相位整数δ加1时指示发生正向插值器翻转事件包括设置正向插值器翻转事件标记，并且当实际相位整数δ等于预期相位整数δ减1时指示发生反向插值器翻转事件包括设置反向插值器翻转事件标记。30.根据本发明的一方面，当检测到插值器翻转事件时，将带符号的预失真校正添加到相位插值器的相位分数部分包括：当已经检测到正向插值器翻转事件时将第一正向带符号的预失真校正添加到相位插值器的相位分数部分上，并且当已检测到反向插值器翻转事件时将第一反向带符号的预失真校正添加到相位插值器的相位分数部分上。31.根据本发明的一方面，所述方法还包括：在已将第一正向带符号的预失真校正添加到相位插值器的vco时钟周期分数部分之后，将第二正向带符号的预失真校正添加到相位插值器的相位分数部分上，并且在已将第一正向带符号的预失真校正添加到相位插值器的vco时钟周期分数部分之后，将第二反向带符号的预失真校正添加到相位插值器的相位分数部分上。附图说明32.下面将参考实施方案和附图更详细地解释本发明，附图中示出：33.图1a和图1b是示出频率合成器环境中相位整数δ、vco时钟周期相位分数和翻转的概念的波形图；34.图1c是可在频率合成器中使用的说明性相位插值器的框图；35.图2是示出了由三个说明性vco除数值产生的累积相位整数(相位i)、相位整数δ(相位iδ)和vco时钟周期相位分数(相位f)值的表格；36.图3是根据本发明的一方面的用于检测正向翻转和后向翻转两者的电路的框图；37.图4是根据本发明的一方面的提供带符号的加法校正值以向vco周期相位分数值(相位f)提供预失真的电路的框图，vco周期相位分数值在正向翻转时间和后向翻转事件两者处被提供给相位插值器；38.图5是示出根据本发明的一方面的用于校正相位插值器翻转积分非线性误差的例示性方法的流程图；并且39.图6是示出根据本发明的方面的用于校正相位插值器翻转积分非线性误差的另一说明性方法的流程图。具体实施方式40.本领域普通技术人员将认识到，以下描述仅是例示性的而非以任何方式进行限制。本领域技术人员将易于想到其他实施方案。41.在电路模拟中观察到inl误差的大变化，因为待内插的相位经历翻转事件。翻转事件发生在接缝处，并且被定义为相位整数δ(相位iδ)的值在最小值与最大值之间(即，在图2的表中的每个表中，从8至9，以及从9至8)转变的点。翻转事件在相位整数δ(相位iδ)的值从低到高过渡(即，图2中的8到9)时是正向翻转事件，并且在相位整数δ(相位iδ)的值从高到低过渡(即，图2中的9到8)时是反向翻转事件。当合成的目标波形穿过翻转时，这归因于当相位整数δ(相位iδ)的值改变(增加至降低或减少至增加)时，内部电力轨电压受到干扰。在翻转后在第二vco时钟周期呈现的分数相位值之后，内部电力轨电压稳定并且干扰引起的inl误差不具有显著性。42.在没有显著的系统水平复杂性和硬件成本的情况下，无法使用校准ram很好地校准上述inl误差的翻转类型。这是因为待生成的每个频率需要针对相位整数δ(相位iδ)和vco时钟周期相位分数(相位f)的不同图案的值，并且接缝误差对于每个频率表现不同。由翻转或接缝误差引起的失真可以超过相位插值器的自然inl，从而导致显著的附加确定性抖动。每次生成的频率变化时，补偿这将需要不合理的大型校准ram和连续校准。即使具有增加的硬件和复杂性，结果也通常不足。43.根据本发明，在翻转事件后的两个连续vco时钟周期分数(相位f)值处修改被发送到相位插值器的vco时钟周期相位分数(相位f)值。这可以被视为预失真待内插的相位值。预失真的相位值可用于校准与接缝inl误差相关联的inl，以减少内插误差。44.根据本发明实施方案的误差校正硬件在两个连续vco时钟周期分数(相位f)值处在正向(相位iδ从低到高过渡)和反向(相位iδ从高到低过渡)方向两者之后在两个连续vco时钟周期分数f值处生成相位预失真。误差校正硬件生成相位f预失真，其与正向翻转事件和反向翻转事件两者中的整数值调制重合。误差校正硬件还生成相位f预失真，以在调制相位整数δ(相位iδ)值之后立即在相位处校正第二相位f值的误差。45.根据本发明的一方面，随着频率变化，自动调整预失真。46.根据本实施方案的检测硬件监测相位插值器数字部分的状态以检测正向翻转事件和反向翻转事件。然后，检测硬件触发误差校正硬件以使待内插的vco时钟周期相位分数(相位f)值预失真，以考虑合成的目标波形中的预期失真。47.现在参考图3，框图描绘了根据本发明的方面的用于检测正向翻转和后向翻转两者的电路10的形式的检测硬件。48.电路10由相位插值器的数字部分12驱动，该相位插值器产生待内插的相位。相位插值器的数字部分12生成线14上累积相位整数(相位i)值输出、线16上的vco时钟周期相位分数(相位f)值输出并且使线18上的carry信号输出断言。根据图3所描绘的本发明的一个实施方案，累积相位整数(相位i)值输出14是6位值，并且vco时钟周期相位分数f值输出16是12位值，但是本领域普通技术人员将理解，累积相位整数(相位i)值和vco时钟周期相位分数(相位f)值的不同分辨率在本发明的范围内。如本领域已知的，可以将carry信号提供给未在本发明中使用的电路系统，此电路系统将在等同于线16上的累积相位整数(相位f)值输出的时间段延迟，以限定合成的目标时钟波形的每个新周期的边缘。49.在断言时，carry信号触发数据触发器20和数据触发器22，其中数据触发器22与数据触发器20级联，以捕获连续的累积相位整数(相位i)值14和vco时钟周期相位分数(相位f)值输出16。在线14上的累积相位整数(相位i)值和线16上的vco时钟周期相位分数(相位f)值被锁定到线18上的carry信号断言上的数据触发器20中。在线18上的下一个carry信号断言上，在数据触发器20的输出处的累积相位整数(相位i)值和vco时钟周期相位分数(相位f)值被锁定到数据触发器22中并且出现在其输出端24和26处，而线14上的连续的累积相位整数(相位i)值和线16上的vco时钟周期相位分数(相位f)值被锁定到数据触发器20中。在线24和26上的数据触发器22的输出处提供在线18上延迟两个连续的carry信号断言的累积相位整数(相位i)值和vco时钟周期相位分数(相位f)值输出。50.电路10包括在虚线28内示出的翻转检测器电路，其包括在虚线30内示出的正向翻转检测器电路和虚线32内示出的反向翻转检测器电路。数据触发器20对于正向翻转检测器电路30和反向翻转检测器电路32两者都是相同的。51.正向翻转检测器电路30和反向翻转检测器电路32两者共同的减法器34从最近值中减去当前累积相位整数(相位i)值输出14，即，在数据触发器20的输出处出现的先前累积相位整数(相位i)值。其在线36上的输出表示当前累积相位整数(相位i)值的实际相位整数δ(相位iδ)值(即当前累积相位整数(相位i)值输出14与先前累积相位整数(相位i)值之间的差值，即，在最近的carry信号断言之前的累积相位整数(相位i)值输出14)。52.线38处的预期相位整数δ(nom_delta)值是在非翻转周期期间的相位整数δ的标称整数值(例如，图2的顶部和中心表中的“8”和图2的底表中的“9”)，并且被提供给正向翻转检测器电路30和反向翻转检测器电路32两者。在正向翻转检测器电路30中，预期相位整数δ(nom_delta)值递增1，如在加法器42中的附图标号40所示。将加法器42的输出与由量值比较器44在线36处由减法器34计算的实际相位整数δ(相位iδ)值进行比较。如果量值比较器44在线46处的输出为假(即，线36处的实际相位整数δ(相位iδ)值不等于加法器42的输出处的递增的预期相位整数δ(nom_delta)值)，则未发生正向翻转事件。如果量值比较器44在线46处的输出为真(即，线36处的实际相位整数δ(相位iδ)值等于加法器42的输出处的递增预期相位整数δ(nom_delta)值)，则发生了正向翻转事件。53.在反向翻转检测器电路32中，预期相位整数δ(nom_delta)值递减1，如在加法器50中的附图标号48所示。将加法器50的输出与由量值比较器52在线36处由减法器34计算的实际相位整数δ(相位iδ)值进行比较。如果在线54处的量值比较器52的输出为假(即，线36处的实际相位整数δ(相位iδ)值不等于加法器50的输出处的递减的预期相位整数δ(nom_delta)值)，则未发生反向翻转事件。如果量值比较器52在线54处的输出为真(即，线36处的实际相位整数δ(相位iδ)值等于加法器50的输出处的递减预期相位整数δ(nom_delta)值)，则发生了反向翻转事件。54.在线46上出现的量值比较器44的真或假输出被锁定到数据触发器56上，以在管线58上生成在线58上的fdet输出，该fdet输出仅在最近的carry信号断言之前发生正向翻转事件的情况下才为真。数据触发器56是用于在已检测到正向插值器翻转事件时在carry信号断言上设置正向插值器翻转事件标记fdet的电路。数据触发器56的输出是正向插值器翻转事件标记fdet。数据触发器56的正向插值器翻转事件标记fdet输出在之后的carry信号断言上被锁定到数据触发器60中，以在线62上生成f2det输出，该f2det输出仅在正向翻转事件已经在紧挨着的前一个的carry信号断言上锁定到数据触发器56中的情况下才为真。数据触发器60是用于在设置正向插值器翻转事件标记之后在carry信号上设置第二正向插值器翻转事件标记的电路。数据触发器60的输出是第二正向插值器翻转事件标记f2det。55.类似地，量值比较器52的真或假输出在下一个carry信号断言上被锁定到数据触发器64中，以在线66上生成rdet输出，该rdet输出仅在最近的carry信号断言之前发生反向翻转事件的情况下才为真。数据触发器64是用于在已检测到反向插值器翻转事件时在carry信号断言上设置反向插值器翻转事件标记rdet的电路。数据触发器64的输出是反向插值器翻转事件标记rdet。数据触发器触发器64的反向插值器翻转事件标记rdet输出在之后carry信号断言上被锁定到数据触发器68中，以在线70上生成r2det输出，该r2det输出仅在反向翻转事件在紧挨着的前一个carry信号断言上已被锁定在数据触发器64中的情况下才为真。因此，数据触发器68是在设置反向插值器翻转事件标记rdet之后在carry信号上设置第二反向插值器翻转事件标记r2det的电路。数据触发器68的输出是第二反向插值器翻转事件标记r2det。56.一旦检测到正向翻转事件或反向翻转事件，通过向校准ram的输出提供带符号的翻转预失真校正值来执行校正，校准ram为来自相位插值器的预期inl误差提供校正，如下文将进一步解释。57.合成的目标波形的每个新周期将包括整数目的vco周期(累积相位整数(相位i)值)和vco周期分数(相位f)值。将由相位插值器内插的2个连续合成的目标波形周期中的vco周期的整数目的差值将是相位整数δ(相位iδ)，如图2的表中提及的。对于vco频率除以8+1/8的情况，相位整数δ(相位iδ)值将为8，直到正向翻转状态，其中对于1个合成的目标波形周期将是9。在此示例中，预期相位整数δ(nom_delta)值控制输入被编程为8，其中在非翻转事件期间的相位整数δ的标称整数值是“8”。预期相位整数δ(nom_delta)值1将等于“翻转”9，以在翻转事件处断言正向插值器翻转事件标记fdet输出。这检测到发生了正向翻转的合成目标波形的周期。图3的检测硬件10识别将应用校正的合成的目标波形周期。对于9+7/8的情况，预期相位整数δ(nom_delta)值将为9直到翻转状态，其中对于1个合成的目标波形周期将是8。在此示例中，预期相位整数δ(nom_delta)值控制输入将被编程为9，其中在合成的目标波形周期上非翻转期间的相位整数δ的标称整数值是“9”。预期相位整数(nom_delta)值-1将等于“翻转”8以断言反向插值器翻转事件标记rdet输出。这是检测发生反向翻转的合成目标波形的周期。这些翻转周期被识别并用于提供校准的预失真校正，如图4中将看到的。58.现在参考图4，校正电路80分别用作fdet、f2det、rdet、r2det输出58、62、66和70的输入以通过预失真校正值。线58上的正向插值器翻转事件标记fdet用于使存储在附图标号82处的带符号的校正值fixf作为第一带符号的正向校正值(可以是8位值)选通通过与门84。线66上的反向插值器翻转事件标记rdet用于使存储在附图标号86处的带符号的校正值fixr作为第一带符号的反向校正值(可以是8位值)选通通过与门88。线62上的第二正向插值器翻转事件标记f2det用于使存储在附图标号90处的带符号的校正值fix2f作为第二正向校正值(可以是8位值)选通通过与门92。线70上的第二反向插值器翻转事件标记r2det用于使存储在附图标号94处的带符号的校正值fix2r作为第二带符号的反向校正值(可以是8位值)选通通过与门96。因此，fdet、f2det、rdet、r2det输入58、62、66和70上的标记分别用于选通以附图标号82、86、90和94存储的带符号的校正值fixf、fixr、fix2f和fix2r中的单独一个。59.与门84和88的输出组合在或门98(可以是8位值)中，并且与门92和96的输出组合在或门100(可以是8位值)中。或门98和100的输出端组合在或门102中，或门通过分别存储在附图标号82、86、90和94上的带符号的校正值fixf、fixr、fix2f和fix2r(可以是8位值)中的所选一个。60.来自图3的电路的线26的vco周期分数(相位f)值用作校准ram104(用于对积分非线性失真进行预校正)的地址，如本领域已知的。校准ram 104是查找表形式的积分非线性失真预校正电路，查找表提供了线106上的vco周期分数相位f值，此相位f值可以是12位值，加上与线108上的vco周期分数(相位f)值相关联的带符号的校正值，带符号的校正值可以是6位值。这些值通过图3的pi 12的数字部分的carry输出18上的carry信号断言被锁定到数据触发器110中。锁定的输出分别出现在线112和114上，线112上的值可以是12位值，并且线114上的值可以是6位值。61.在加法器116中，将线114上的带符号的锁定校正值添加到线112上的vco周期分数(相位f)值上。加法器116的输出是inl校正值(可以是12位值)。inl校正值在带符号的加法器118中加到出现在或门102的输出处的带符号的校正值fixf、fixr、fix2f和fix2r中的所选一个上。除非fdet、f2det、rdet、r2det标记58、62、66和70之一已经分别通过线82、86、90和94上的预失真校正值fixf、fixr、fix2f和fix2r之一到达或门102的输出，否则或门102的输出将为零。62.因此，fdet、f2det、rdet、r2det输入58、62、66和70是单热标记(意味着在每个周期期间仅能够断言其中之一)。在本发明的一个示例性实施方案中，线82、86、90和94上的fixf、fixr、fix2f和fix2r输入分别是8位带符号的值，这些值将加上/减去pi的模拟部分待内插的vco周期分数(相位f)输出的值。63.当正向插值器翻转事件标记fdet被断言时，fixf值将传播到带符号的加法器118。当第二正向插值器翻转事件标记f2det被断言时，fix2f值将传播到带符号的加法器118。当反向插值器翻转事件标记rdet被断言时，fixr值将传播到带符号的加法器118。当第二正向插值器翻转事件标记r2det被断言时，fix2r值将传播到带符号的加法器118。64.fixf 82、与门84、或门98、或门102和带符号的加法器118共同形成正向带符号的预失真校正电路，用于在设置正向插值器翻转事件标记fdet之后，将正向带符号的预失真校正添加到carry信号上的相位插值器的相位分数部分上。fixr 86、与门88、或门98、或门102和带符号的加法器118共同形成反向带符号的预失真校正电路，用于在设置反向插值器翻转事件标记rdet之后，将反向带符号的预失真校正添加到carry信号上的相位插值器的相位分数部分上。fix2f 90、与门92、或门100、或门102和带符号的加法器118共同形成第二正向带符号的预失真校正电路，用于在设置第二正向插值器翻转事件标记f2det之后，将第二正向带符号的预失真校正添加到carry信号上的相位插值器的相位分数部分上。fix2r 94、与门96、或门100、或门102和带符号的加法器118共同形成第二反向带符号的预失真校正电路，用于在设置第二反向插值器翻转事件标记r2det之后，将第二反向带符号的预失真校正添加到carry信号上的相位插值器的相位分数部分上。65.附图标号82、86、90和94处的fixf、fixr、fix2f、fix2r带符号值分别可以通过初始系统校准来确定，或者也可以通过模拟确定，并且可以存储在非易失性存储器中或在系统启动期间将其装载到非易失性存储器中。66.带符号的加法器118的输出(可以是12位值)通过数据触发器120锁定，由图3的pi 12的数字部分的carry输出18上的carry信号计时，并且校正的vco周期分数(相位f)值(可以是12位值)在线122上可用。67.线122上的校正的vco周期分数(相位f)值允许通过预失真待内插的vco周期分数(相位f)值来校正动态inl，以考虑在翻转周期和后续周期期间将会发生的动态inl。68.现在参考图5，流程图示出了根据本发明的一方面的用于校正相位插值器翻转积分非线性误差的方法130。该方法从附图标号132处开始。69.在附图标号134处，当发生相位插值器的相位整数部分的插值器翻转事件时进行检测。在附图标号136处，当已检测到插值器翻转事件时，将带符号的预失真校正添加到相位插值器的vco周期分数f值。该方法结束于附图标号138。70.现在参考图6，流程图示出了根据本发明的一方面的用于校正相位插值器翻转积分非线性误差的方法140。该方法从附图标号142处开始。在某些实施方案中，方法140实施方法130的另外任选的细节。71.在附图标号144处，在当前的carry输出处，即，在carry信号的断言处，对相位插值器信号的分数部分进行积分非线性失真应用预校正。在附图标号146处，在电流carry输出处检查相位插值器的数字部分12的累积相位整数(相位i)值。在附图标号148处，从carry信号的最近过去的断言处的相位插值器信号的累积相位整数(相位i)值减去carry信号的当前断言处的相位插值器的累积相位整数(相位i)值。72.在附图标号150处，确定减去是否导致预期的δ值(图3的nom_delta值38)。如果减去导致预期的δ值，则该方法返回到附图标号144。如果减去没有导致预期的δ值，则方法进行到附图标号152，在此处确定减去的结果比预期δ值多或少一个。如果减去的结果比预期δ值多或少一个，则发生翻转事件。73.如果减去的结果比预期δ值多或少一个，则翻转事件是正向翻转事件，并且方法进行到附图标号154，此处设置正向插值器翻转事件标记fdet，并且用于正向翻转的第一带符号的预失真校正值被添加到carry信号的下一个断言处的相位插值器信号的vco周期分数(相位f)值上。然后，该方法进行到附图标号156，其中在carry信号的第二下一个断言处，设置第二正向插值器翻转事件标记f2det，并且将用于正向翻转的第二带符号的预失真校正值添加到相位插值器信号的vco周期分数(相位f)值上。该方法然后返回到附图标号144。74.如果减去的结果小于预期δ值，则翻转是反向翻转，并且方法进行到附图标号158，其中设置反向插值器翻转事件标记rdet，并且在carry信号的下一次断言之后，将用于反向翻转的第一个带符号的预失真校正值添加到相位插值器信号的vco周期分数(相位f)值上。然后，该方法进行到附图标号160，其中在carry信号的第二下一个断言之后，设置第二反向插值器翻转事件标记r2det并且将用于反向翻转的第二带符号的预失真校正值添加到相位插值器信号的vco周期分数(相位f)值上。该方法然后返回到附图标号144。75.本发明的解决方案导致由相位内插硬件产生的改进的确定性抖动。76.虽然已经示出和描述了本发明的实施方案和应用，但是对于本领域技术人员来说显而易见的是，在不脱离本文的发明构思的情况下，可以进行比上述更多的修改。因此，除了所附权利要求的实质之外，本发明不受限制。









图片声明：本站部分配图来自人工智能系统AI生成,觅知网授权图片,PxHere摄影无版权图库。本站只作为美观性配图使用,无任何非法侵犯第三方意图,一切解释权归图片著作权方,本站不承担任何责任。如有恶意碰瓷者,必当奉陪到底严惩不贷!




内容声明：本文中引用的各种信息及资料（包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主体（包括但不限于公司、媒体、协会等机构）的官方网站或公开发表的信息。部分内容参考包括:(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供参考使用,不准确地方联系删除处理！本站为非盈利性质站点,发布内容不收取任何费用也不接任何广告!




免责声明：我们致力于保护作者版权，注重分享，被刊用文章因无法核实真实出处，未能及时与作者取得联系，或有版权异议的，请联系管理员，我们会立即处理，本文部分文字与图片资源来自于网络，部分文章是来自自研大数据AI进行生成,内容摘自(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供学习参考,不准确地方联系删除处理!的,若有来源标注错误或侵犯了您的合法权益，请立即通知我们，情况属实，我们会第一时间予以删除，并同时向您表示歉意,谢谢!