适用于PFM控制芯片的频率控制电路及相关装置的制作方法

电子电路装置的制造及其应用技术适用于pfm控制芯片的频率控制电路及相关装置技术领域1.本技术涉及电子技术领域，具体涉及一种适用于pfm控制芯片的频率控制电路及相关装置。背景技术：2.在目前流行的开关电源控制芯片中，常见的主要控制技术可以分为三种，脉冲宽度调制（pwm，pulse width modulation）、脉冲频率调制（pfm，pulse frequency modulation）和（psm，pulse skip modulation）。3.实际应用中，在pfm控制方式下，通过使用频率控制电路检测反馈电压（fb），进而调节频率大小的输出。但是，在降频点附近，频率的变化受fb的影响最大，将会引入以下风险：环路稳定性不好设计，容易不稳定，出现可闻噪声，对于有谷底锁定电路，谷底锁定失效，因此，如何解决在pfm控制方式下带来的上述缺陷的问题亟待解决。技术实现要素：4.本技术实施例提供了一种适用于pfm控制芯片的频率控制电路及相关装置，能够解决在pfm控制方式下，降频点出现的可闻噪声问题、优化谷底锁定问题、以及降频点附近负载所对应环路稳定性问题，同时，能够提高系统在轻载时的效率。5.第一方面，本技术实施例提供一种适用于pfm控制芯片的频率控制电路，所述频率控制电路包括：运放电路、第一电流源、第二电流源、第一nmos管、第二nmos管、第一pmos管、第二pmos管、比较器和脉冲电路，其中，所述运放电路的正输入端用于接入系统检测输出后反馈的反馈电压，所述运放电路的负输入端用于接入所述第一电流源，且通过第一电阻连接所述比较器的负输入端，以及通过所述第一电阻和第二电阻连接所述第一nmos管的源极；所述运放电路的输出端连接所述第一nmos管的栅极；所述第一电流源连接外部电源；所述第一nmos管的源极通过第三电阻接地；所述第一nmos管的漏极连接第一pmos管的漏极和栅极；所述第一nmos管的漏极通过所述第二电流源接地；所述第一pmos管的源极和衬底与所述第二pmos管的源极和衬底均连接所述外部电源；所述第一pmos管的栅极连接所述第二pmos管的栅极；所述第二pmos管的漏极连接所述比较器的正输入端以及通过电容接地，所述第二pmos管的漏极连接所述第二nmos管的漏极；所述第二nmos管的栅极连接所述脉冲电路的输出端，所述第二nmos管的源极接地；所述比较器的输出端连接所述脉冲电路的输入端，所述脉冲电路的输出端用于输出频率信号。6.第二方面，本技术实施例提供一种pfm控制芯片，所述pfm控制芯片包括如第一方面所述的频率控制电路。7.第三方面，本技术实施例提供一种开关电源，其特征在于，所述开关电源包括如第一方面所述的频率控制电路，或者，如第二方面所述的pfm控制芯片。8.第四方面，本技术实施例提供一种充电器，其特征在于，所述充电器包括如第一方面所述的频率控制电路，或者，如第二方面所述的pfm控制芯片，或者，如第三方面所述的开关电源。9.实施本技术实施例，具备如下有益效果：可以看出，本技术实施例中所描述的适用于pfm控制芯片的频率控制电路及相关装置，频率控制电路包括：运放电路、第一电流源、第二电流源、第一nmos管、第二nmos管、第一pmos管、第二pmos管、比较器和脉冲电路，其中，运放电路的正输入端用于接入反馈电压，运放电路的负输入端用于接入第一电流源，且通过第一电阻连接比较器的负输入端，以及通过第一电阻和第二电阻连接第一nmos管的源极；运放电路的输出端连接第一nmos管的栅极；第一电流源连接外部电源；第一nmos管的源极通过第三电阻接地；第一nmos管的漏极连接第一pmos管的漏极和栅极；第一nmos管的漏极通过第二电流源接地；第一pmos管的源极和衬底与第二pmos管的源极和衬底均连接外部电源；第一pmos管的栅极连接第二pmos管的栅极；第二pmos管的漏极连接比较器的正输入端以及通过电容接地，第二pmos管的漏极连接第二nmos管的漏极；第二nmos管的栅极连接脉冲电路的输出端，第二nmos管的源极接地；比较器的输出端连接脉冲电路的输入端，脉冲电路的输出端用于输出频率信号，可以解决降频点出现的可闻噪声问题，优化谷底锁定问题，以及降频点附近负载所对应环路稳定性问题，同时提高系统在轻载时的效率。附图说明10.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。11.图1是本技术实施例提供的一种适用于pfm控制芯片的频率控制电路的结构示意图；图2是本技术实施例提供的一种fb与fre之间关系的演示示意图。具体实施方式12.为了本技术领域人员更好理解本技术的技术方案，下面结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本技术的部分实施例，而并非全部的实施例。基于本技术实施例的描述，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术所保护的范围。13.本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如，包含了一系列步骤或单元的过程、方法、软件、产品或设备没有限定于已列出的步骤或单元，而是还包括没有列出的步骤或单元，或还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。14.在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本技术的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。15.下面结合附图对本技术实施例进行介绍，附图中相交导线的交叉处有圆点表示导线相接，交叉处无圆点表示导线不相接。16.请参阅图1，图1是本技术实施例提供的一种适用于pfm控制芯片的频率控制电路的结构示意图，所述频率控制电路包括：运放电路op、第一电流源i1、第二电流源i2、第一nmos管mn0、第二nmos管mn1、第一pmos管mp0、第二pmos管mp1、比较器cmp和脉冲电路pulse，其中，所述运放电路op的正输入端（+）用于接入反馈电压fb，所述运放电路op的负输入端（-）用于接入所述第一电流源i1，且通过第一电阻r1连接所述比较器cmp的负输入端（-），以及通过所述第一电阻r1和第二电阻r2连接所述第一nmos管（mn0）的源极；所述运放电路op的输出端（-）连接所述第一nmos管（mn0）的栅极；所述第一电流源i1连接外部电源vcc；所述第一nmos管mn0的源极通过第三电阻r3接地；所述第一nmos管mn0的漏极连接第一pmos管mp0的漏极和栅极；所述第一nmos管mn0的漏极通过所述第二电流源i2接地；所述第一pmos管mp0的源极和衬底与所述第二pmos管mp1的源极和衬底均连接所述外部电源vcc；所述第一pmos管mp0的栅极连接所述第二pmos管mp1的栅极；所述第二pmos管mp1的漏极连接所述比较器cmp的正输入端（+）以及通过电容c1接地，所述第二pmos管mp1的漏极连接所述第二nmos管mn1的漏极；所述第二nmos管mn1的栅极连接所述脉冲电路pulse的输出端，所述第二nmos管mn1的源极接地；所述比较器cmp的输出端连接所述脉冲电路pulse的输入端，所述脉冲电路pulse的输出端用于输出频率信号fre。17.具体实现中，运放电路op，电流源i1、i2，电阻r1、r2和r3，nmos管mn0、mn1，pmos管mp0、mp1，电容c1、比较器cmp和脉冲电路pulse构成了频率控制电路。18.实际应用中，在降频点如果频率斜率太大，就会常出现频率变化太大，导致输出纹波变大，进而影响fb电压，反馈到芯片，又影响到频率，导致频率忽高忽低，从而出现可闻噪声、严重引起环路稳定性、以及锁谷问题。19.本技术实施例中，频率控制电路，其可以用在开关电源控制芯片中。可以解决降频点出现的可闻噪声问题，优化谷底锁定问题，以及降频点附近负载所对应环路稳定性问题，同时提高系统在轻载时的效率。20.可选的，所述频率控制电路用于实现如下功能：通过所述运放电路op、所述第三电阻r3和所述第一nmos管mn0产生一个与所述反馈电压fb相关的第一控制电流；将所述第一控制电流通过所述第一pmos管mp0、所述第二pmos管mp1缩小1/k倍后，得到第二控制电流，该第二控制电流用于给所述电容c1充电，所述第二控制电流为一斜坡信号，k为大于1；通过所述第一电流源i1和所述第一电阻r1产生一固定电压；将所述反馈电压fb与所述固定电压之间的差值电压作为所述比较器cmp的阈值，该阈值用于给不同的负载提供相应的阈值。21.本技术实施例中，利用运放电路op，r3和mn0产生一个和fb相关的电流，然后，再将该电流通过mp0、mp1减小1/k倍后给电容c1充电，产生一个斜坡信号，再通过i1，r1产生一个固定电压，fb电压减去该电压作为比较器的阈值，该阈值的特点是随着fb的变化而变化，这就为不同负载提供了不同的阈值，具体的，该阈值具体可以为fb减去r1上的固定电压值，所以实际上是控制r1上的固定电压值，就可以得到不同频率曲线，其结果如图2所示。即只要控制好该阈值，就可以得到需要的频率曲线。22.可选的，所述频率控制电路还用于实现如下功能：通过所述脉冲电路控制所述第二nmos管的开断以及所述电容的电压，得到与所述反馈电压相关的频率。23.然后通过比较器cmp比较这两个值后，再通过pulse电路控制mn1的开断，复位电容c1的电压。最终得到一个和fb相关的频率。24.可选的，所述频率控制电路还用于实现如下功能：按照如下公式确定所述频率信号：f=(fb-i1*r1-i1*r2)/(r3*c1*k*(fb-i1*r1))其中，f表示所述频率信号，fb表示所述反馈电压，i1表示所述第一电流源的电流值，r1表示所述第一电阻的阻值，r2表示所述第二电阻的阻值，r3表示所述第三电阻的阻值，c1表示所述电容的电容值。25.可选的，所述第二电流源用于抵消所述第一电流源引入的电流误差。26.其中，i2是用来抵消i1引入电流误差，脉冲电路的脉冲宽度尽量小，可以减小最终得到频率的误差值。27.通过以上对以上电路元件取不同的值进行仿真，可以得到图2所示的fb与频率fre的关系图。28.举例说明下，如图2所示，实际仿真实验中，假设a为i1*r1的值，可以得到，通过调节a的值，实现频率曲线曲率的调节，满足不同系统的需求。同时从实际的仿真曲线图中可以发现，在降频点附近，频率变化缓慢，避免可闻噪声产生，优化谷底锁定问题。到轻载时，频率变化加快，提高了轻载的效率。29.可以看出，本技术实施例中所描述的适用于pfm控制芯片的频率控制电路，频率控制电路包括：运放电路、第一电流源、第二电流源、第一nmos管、第二nmos管、第一pmos管、第二pmos管、比较器和脉冲电路，其中，运放电路的正输入端用于接入反馈电压，运放电路的负输入端用于接入第一电流源，且通过第一电阻连接比较器的负输入端，以及通过第一电阻和第二电阻连接第一nmos管的源极；运放电路的输出端连接第一nmos管的栅极；第一电流源连接外部电源；第一nmos管的源极通过第三电阻接地；第一nmos管的漏极连接第一pmos管的漏极和栅极；第一nmos管的漏极通过第二电流源接地；第一pmos管的源极和衬底与第二pmos管的源极和衬底均连接外部电源；第一pmos管的栅极连接第二pmos管的栅极；第二pmos管的漏极连接比较器的正输入端以及通过电容接地，第二pmos管的漏极连接第二nmos管的漏极；第二nmos管的栅极连接脉冲电路的输出端，第二nmos管的源极接地；比较器的输出端连接脉冲电路的输入端，脉冲电路的输出端用于输出频率信号，可以解决降频点出现的可闻噪声问题，优化谷底锁定问题，以及降频点附近负载所对应环路稳定性问题，同时提高系统在轻载时的效率。30.本技术实施例中，还可以提供一种pfm控制芯片，其包括上述频率控制电路，通过pfm控制芯片可以解决降频点出现的可闻噪声问题，优化谷底锁定问题，以及降频点附近负载所对应环路稳定性问题，同时提高系统在轻载时的效率。31.本技术实施例中，还可以提供一种开关电源，其包括上述频率控制电路，或者，上述pfm控制芯片，通过频率控制电路可以解决降频点出现的可闻噪声问题，优化谷底锁定问题，以及降频点附近负载所对应环路稳定性问题，同时提高系统在轻载时的效率。32.本技术实施例中，还可以提供一种充电器，其包括上述频率控制电路，或者，上述pfm控制芯片，或者，上述开关电源，通过频率控制电路可以解决降频点出现的可闻噪声问题，优化谷底锁定问题，以及降频点附近负载所对应环路稳定性问题，同时提高系统在轻载时的效率。33.以上是本技术实施例的实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本技术实施例原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本技术的保护范围。









图片声明：本站部分配图来自人工智能系统AI生成,觅知网授权图片,PxHere摄影无版权图库。本站只作为美观性配图使用,无任何非法侵犯第三方意图,一切解释权归图片著作权方,本站不承担任何责任。如有恶意碰瓷者,必当奉陪到底严惩不贷!




内容声明：本文中引用的各种信息及资料（包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主体（包括但不限于公司、媒体、协会等机构）的官方网站或公开发表的信息。部分内容参考包括:(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供参考使用,不准确地方联系删除处理！本站为非盈利性质站点,发布内容不收取任何费用也不接任何广告!




免责声明：我们致力于保护作者版权，注重分享，被刊用文章因无法核实真实出处，未能及时与作者取得联系，或有版权异议的，请联系管理员，我们会立即处理，本文部分文字与图片资源来自于网络，部分文章是来自自研大数据AI进行生成,内容摘自(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供学习参考,不准确地方联系删除处理!的,若有来源标注错误或侵犯了您的合法权益，请立即通知我们，情况属实，我们会第一时间予以删除，并同时向您表示歉意,谢谢!