不均匀沟槽像素单元及制造方法与流程

电气元件制品的制造及其应用技术1.本发明涉及一种不均匀沟槽像素单元和一种用于制造像素单元的方法。背景技术：2.在诸如独立数码相机、移动设备、汽车组件和医疗设备的商业产品中，相机模块包括图像传感器和其像素阵列。像素阵列包括多个像素。像素阵列的像素密度是图像传感器上每单位面积的像素数。在操作中，相机模块的镜头在图像传感器上形成其视场内物体的图像。该物体可作为入射到相机上的多个无限小的照明点源–“脉冲”被查看。镜头将多个脉冲中的每个脉冲在像素阵列的平面处成像为多个点扩散函数–“脉冲响应”中的相应一个。图像传感器捕获的图像的分辨率部分地取决于与脉冲响应的大小相比的像素大小。因此，提高相机最大可达到的分辨率的一种方式是通过减少像素大小来提高像素密度。减少像素大小的动机导致了具有竖直转移栅的像素的发展。3.多个像素中的每个像素包括形成在像素阵列基板中的光电二极管、浮动扩散区域和转移栅(transfer gate)，像素阵列基板为图像传感器的一部分。转移栅控制从光电二极管到浮动扩散区域的电子流动，并且可以是场效应晶体管的一部分。到达光电二极管的光产生光电子。开启转移栅形成传导通道，其允许积累的光电子从光电二极管转移或流动到浮动扩散区域。当转移栅被脉冲调制到关断状态时，相关联电势低于光电二极管的电势，使在对应能带图中的势垒升高，以阻止电子从光电二极管流动到浮动扩散区域，从而防止光电子流动到浮动扩散区域。4.在一种常见的像素架构中，光电二极管和浮动扩散区域在像素内在平行于像素阵列的平面的横向方向上横向移置，转移栅位于其间。该平面相对于与其垂直的竖直方向水平定向，竖直方向限定出到达像素阵列的法向入射光(照明)的方向。这样的水平定向限制了像素密度可以增加的程度。因此，提高像素密度的一种方式是将光电二极管、转移栅和浮动扩散区域定向在具有竖直分量的方向上。这种转移栅是竖直转移栅的例子。技术实现要素：5.在一些成像场景中，光晕伪影会降低由包括垂直转移栅的图像传感器捕获的图像的质量。光晕(blooming，或称为高光溢出或开花)是一种光学串扰，当响应于入射到像素上的光，在像素的光电二极管中积累的光电子数量超过像素的饱和水平(全阱容量)，使得一个或多个相邻的像素检测到过剩光电子时，会发生这种类型的光学串扰。本文公开的实施例通过引入光晕路径来解决这个问题，该光晕路径是在像素的转移栅被关断(例如，负偏置)的集成(或曝光)期内在像素的光电二极管中产生的过剩光电子能够从光电二极管行进至像素的浮动扩散区域的泄漏路径。因此，像素检测所述过剩光电子，使得光电子不会产生光晕伪影。6.本发明提供了一种不均匀沟槽像素单元和一种用于制造像素单元的方法。7.在第一方面，一种不均匀沟槽像素单元包括半导体基板，该半导体基板包括浮动扩散区域、光电二极管区域，以及在半导体基板的前表面和与前表面相对的后表面之间的：第一侧壁表面、浅底表面、第二侧壁表面和深底表面。第一侧壁表面和浅底表面限定出位于浮动扩散区域和光电二极管区域之间的浅沟槽，该浅沟槽从前表面延伸至半导体基板中。浅底表面和前表面之间的距离限定出浅沟槽的浅深度。浅深度超过浮动扩散区域的结深。第二侧壁表面和深底表面限定出位于浮动扩散区域和光电二极管区域之间的深沟槽，该深沟槽从前表面延伸至半导体基板中。深底表面和前表面之间的距离限定出深沟槽的深深度，该深深度超过浅深度。8.在一些实施例中，所述浅沟槽和所述深沟槽在第一方向上位于所述浮动扩散区域和所述光电二极管区域之间，所述浅沟槽在垂直于所述第一方向的第二方向上从所述深沟槽横向移置。9.在一些实施例中，在所述第一方向上，存在以下各项中的至少一项：(i)所述浅沟槽更靠近所述浮动扩散区域而不是所述光电二极管区域，以及(ii)所述浅沟槽和所述浮动扩散区域之间的距离小于所述深沟槽和所述浮动扩散区域之间的距离。10.在一些实施例中，在所述第一方向上，存在以下各项中的至少一项：(i)所述深沟槽更靠近所述光电二极管区域而不是所述浮动扩散区域，以及(ii)所述深沟槽和所述光电二极管区域之间的距离小于所述浅沟槽和所述光电二极管区域之间的距离。11.在一些实施例中，所述深深度超过所述浅深度至少八十纳米。12.在一些实施例中，所述浅深度在0.15微米和0.35微米之间。13.在一些实施例中，所述深深度在0.3微米和0.6微米之间。14.在一些实施例中，所述浅沟槽在相对于所述前表面的小于所述浅深度的多个深度中的每个深度处都比所述深沟槽窄。15.在一些实施例中，所述浅沟槽的浅沟槽宽度与所述深沟槽的深沟槽宽度的比在0.5和0.8之间。16.在一些实施例中，所述浅底表面和所述深底表面中的每一个的至少一部分在所述光电二极管区域的一部分上方。17.在一些实施例中，所述浅沟槽的第一纵横比超过所述深沟槽的第二纵横比。18.在一些实施例中，所述第一纵横比除以所述第二纵横比小于或等于1.15。19.在一些实施例中，该不均匀沟槽像素单元还包括：栅极，所述栅极在所述前表面上并填充所述浅沟槽和所述深沟槽中的每一个；和栅介质层，所述栅介质层位于所述栅极与以下各项中的每一个之间：(i)所述第一侧壁表面和所述第二侧壁表面、(ii)所述浅底表面、(iii)所述深底表面和(iv)在所述浅沟槽和所述深沟槽之间的所述前表面的区域。20.在一些实施例中，所述浅深度小于所述光电二极管区域相对于所述前表面的最小深度。21.在第二方面，像素单元包括半导体基板和转移栅。半导体基板包括浮动扩散区域、光电二极管区域和前表面。转移栅设置在半导体基板上，将光电二极管区域耦接至浮动扩散区域，并包括：第一竖直栅极，该第一竖直栅极从前表面延伸至半导体基板中的第一深度；和第二竖直栅极，该第二竖直栅极从前表面延伸至半导体基板中的第二深度。第二深度超过第一深度。第一深度超过浮动扩散区域的结深。22.在一些实施例中，所述第一竖直栅极和所述第二竖直栅极在第一方向上位于所述浮动扩散区域和所述光电二极管区域之间，所述第一竖直栅极在垂直于所述第一方向的第二方向上从所述第二竖直栅极横向移置。23.在一些实施例中，在所述第一方向上，存在以下各项中的至少一项：(i)所述第一竖直栅极更靠近所述浮动扩散区域而不是所述光电二极管区域，以及(ii)所述第一竖直栅极和所述浮动扩散区域之间的距离小于所述第二竖直栅极和所述浮动扩散区域之间的距离。24.在一些实施例中，在所述第一方向上，存在以下各项中的至少一项：(i)所述第二竖直栅极更靠近所述光电二极管区域而不是所述浮动扩散区域，以及(ii)所述第二竖直栅极和所述光电二极管区域之间的距离小于所述第一竖直栅极和所述光电二极管区域之间的距离。25.在一些实施例中，所述第一深度小于所述光电二极管区域相对于所述前表面的最小深度。26.在一些实施例中，所述转移栅还包括平面栅极，所述平面栅极设置在所述前表面上并且电耦接至所述第一竖直栅极和所述第二竖直栅极。27.在一些实施例中，所述第一竖直栅极从所述平面栅极延伸至所述第一深度，所述第二竖直栅极从所述平面栅极延伸至所述第二深度。28.在第三方面，一种用于制造像素单元的方法包括同时蚀刻(i)由位于基板的表面上的开孔掩膜的小孔暴露的基板的第一区域，以及(ii)由开孔掩膜的大孔暴露的基板的第二区域。在平行于该表面的方向上，大孔在第一方向上的宽度超过小孔在第一方向上的宽度。29.在一些实施例中，蚀刻包括以相同的曝光剂量蚀刻所述第一区域和所述第二区域。30.在一些实施例中，蚀刻所述第一区域和所述第二区域分别产生浅沟槽和深沟槽，并且所述方法还包括：将介质层衬于所述浅沟槽、所述深沟槽和其间的所述表面的沟槽间区域；以及用导电材料填充所述浅沟槽和所述深沟槽，所述导电材料通过所述沟槽间区域横跨在所述浅沟槽和所述深沟槽之间。31.在一些实施例中，所述方法还包括形成单个光电二极管区域，所述单个光电二极管区域的至少一部分位于所述深沟槽和所述浅沟槽中的每一个下方。32.在一些实施例中，所述方法还包括形成围绕所述单个光电二极管区域的隔离阱，所述隔离阱和所述单个光电二极管区域具有相反的导电类型。附图说明33.图1描绘了对场景进行成像的相机。34.图2是像素阵列基板的截面示意图，它是图1中相机的像素阵列基板的实施例。35.图3是共享像素的电路图，它是图2的像素的候选像素电路架构。36.图4是包括多个像素单元的像素阵列基板的示意性平面图，该像素阵列基板是图2的像素阵列基板的示例。37.图5、6和7是实施例中图4的像素单元的相应截面视图。38.图8是像素单元的截面视图，它是图4–7的像素单元的示例。39.图9–11是像素单元的相应截面示意图，它是图4–7的像素单元添加了栅极和栅介质层的示例。40.图12是实施例中掩蔽基板的示意性截面视图，它是图4的像素阵列基板的前体。41.图13是实施例中掩蔽基板的示意性截面视图，它是图12在蚀刻之后的掩蔽基板。42.图14是在实施例中由图13的掩蔽基板加工所得的像素单元的示意性截面视图。43.图15是图示了在实施例中用于制造图4的像素单元的方法的流程图。44.图16是实施例中掩蔽基板的示意性截面视图，它是图4的像素阵列基板的前体。45.图17是实施例中掩蔽基板的示意性截面视图，它是在于其上蚀刻并形成第二掩膜之后的图16的掩蔽基板。具体实施方式46.在整个说明书中对“一个示例”或“一个实施例”的提及是指结合该示例描述的特定特征、结构或特点包括在本发明的至少一个示例中。因此，在整个说明书中各处出现的短语“在一个示例中”或“在一个实施例中”不一定都是指代同一个示例。此外，在一个或多个示例中，可以以任何合适的方式组合特定的特征、结构或特点。47.为了便于描述，在本文中可以使用空间相对术语，诸如“在……下方”、“在……之下”、“下”、“在……下面”、“在……上方”、“上”等，以描述一个元件或特征与其他一个或多个元件或特征的关系，如图所示。将理解的是，除了附图中描绘的朝向之外，空间相对术语还意图涵盖设备在使用或操作中的不同朝向。例如，如果附图中的设备被翻转，那么被描述为在其他元件或特征“之下”或“下方”或“下面”的元件将被定向为在其他元件或特征“上方”。因此，术语“在...之下”和“在...下面”可以涵盖上方和下方两个朝向。可以以其他方式将设备定向(旋转90度或以其他朝向)，并相应地解释本文中使用的空间相对描述语。此外，还将理解的是，当一个层被称为在两个层“之间”时，它可以是两个层之间的唯一层，或者也可以存在一个或多个中间层。48.术语半导体基板可以是指由一种或多种半导体(诸如硅、硅-锗、锗、砷化镓和本领域技术人员已知的其他半导体材料)形成的基板。术语半导体基板也可以是指由一种或多种半导体形成的基板，该基板经历了在基板中形成区域和/或结的先前工艺步骤。半导体基板还可以包括各种特征，诸如掺杂和未掺杂的半导体、硅的外延层以及在基板上形成的其他半导体结构。应当注意的是，在本文件中，元素名称和符号可以互换使用(例如，si与硅)；两者具有完全相同的含义。49.图1描绘了对场景进行成像的相机195。相机195包括图像传感器192，该图像传感器192包括像素阵列基板190。像素阵列基板190的构成元素可以包括硅和锗中的至少一种。像素阵列基板190包括像素阵列112a。图像传感器192可以是芯片级封装或板上芯片封装的一部分。相机195被示为手持设备的组件，但应当理解的是，诸如安全设备、汽车相机、无人机相机等的其他设备可以在不脱离本发明范围的情况下使用相机195。50.图2是像素阵列基板290的截面示意图，该像素阵列基板290是图像传感器192的像素阵列基板190的示例。图2中示出的截面平行于由正交轴线a1和a3形成的平面，在下文中称为x-z平面，轴线a1和a3均与轴线a2正交。在本文中，x-y平面由正交轴线a1和a2形成，平行于x-y平面的平面被称为横向平面。除非另有规定，本文中物体的高度是指物体沿轴线a3的范围。在本文中，对轴x、y或z的提及分别是指轴线a1、a2和a3。另外，本文中的水平面与x-y平面平行，宽度是指物体沿x或y轴的范围，竖直方向是沿z轴。图4还表示轴线b1和b2，在实施例中，轴线b1和b2分别相对于轴线a1和a2旋转四十五度，并表示在半导体基板410中形成像素阵列的像素的行和列的相应方向。51.像素阵列基板290包括半导体基板210，该半导体基板210具有底部基板表面211和前部基板表面219，底部基板表面211和前部基板表面219均可以垂直于方向a3。在本文中，前部基板表面219可被称为半导体基板210的前侧表面，而底部基板表面211可被称为半导体基板210的背侧表面。在本文中，前部基板表面219可被称为半导体基板210的非照明表面，而与前部基板表面219相对的底部基板表面211可被称为半导体基板210的照明表面。52.半导体基板210包括形成像素阵列212a的多个像素212，像素阵列212a是像素阵列112a的示例。像素212在方向a1和a2上分别布置成多个行和列。像素阵列212a在方向a1上具有对角线像素间距213。在实施例中，在方向a2上像素阵列212a的间距py等于对角线像素间距213。在实施例中，对角线像素间距213小于1.6μm，例如，对角线像素间距213可能在1.0μm至3.0μm之间，这对应于0.7μm至2.0μm之间的标准像素间距范围。53.图3是四晶体管(“4t”)电路310的电路图，它是像素212的候选像素电路架构。电路310包括光电二极管pd1、转移晶体管tx1、复位晶体管306、源跟随晶体管302和行选择晶体管304。电路310电连接到图像传感器192的位线308。在以下描述中最好一起查看图2和图3。54.在实施例中，每个像素212是共享像素单元的多个像素之一。图3描绘了共享像素单元320，它是共享像素单元的候选像素电路架构。共享像素单元320包括电路310和电路315。电路315包括共享像素单元的三个附加像素的附加相应光电二极管pd2–pd4和转移晶体管tx2-tx4。电路315和电路310代表共享像素单元320的像素电路。在本文中，转移晶体管tx是指转移晶体管tx1–tx4之一。55.每个像素212包括相应的光电二极管240、具有竖直转移栅280的相应转移晶体管(例如转移晶体管tx)和相应的浮动扩散区域260。56.每个像素212的光电二极管240至少部分地嵌入像素阵列基板290中，并配置为响应于其上的入射光(照明)产生和积累电荷，入射光例如是在图像传感器192的集成期内从半导体基板210的底部基板表面211(例如半导体基板210的背侧表面)进入的。光电二极管240是图3的光电二极管pd1–pd4中的任一个的示例。在实施例中，光电二极管240和浮动扩散区域260分别是转移晶体管tx的源极和漏极。57.光电二极管240与浮动扩散区域260的电连接取决于施加到与像素212相关联的相应转移晶体管(例如转移晶体管tx)的转移栅(例如竖直转移栅280)的电压。在相应像素212的光电二极管240中光生和积累的电荷(例如光电子)可以选择性地转移到浮动扩散区域260，这取决于施加到与像素212相关联的相应转移晶体管的转移栅(例如竖直转移栅280)的电压，例如在后续电荷转移期间。光电二极管240可以是各种配置，包括但不限于钉扎光电二极管配置和部分钉扎光电二极管配置。在实施例中，钉扎层(例如p型掺杂层)设置在半导体基板的前表面和光电二极管区域之间，其中钉扎层耦接至地面。在实施例中，电荷在图像传感器192的集成期内积累在光电二极管240中。58.每个转移晶体管(例如转移晶体管tx1的竖直栅极)的转移栅(例如竖直转移栅280)形成在由前部基板表面219的侧面沟槽表面222和底部沟槽表面224限定的对应沟槽220中。59.在实施例中，每个像素212是共享像素单元中的一个像素单位，并且每个像素单元进一步包括由共享像素单元中的像素212所共享的复位晶体管306、源跟随晶体管302和行选择晶体管304。在图3中，复位晶体管306、源跟随晶体管302和行选择晶体管304分别缩写为rs 306、sf 302和rst 304。复位晶体管306耦接在电源线和浮动扩散区域260之间，以在复位期间在复位信号的控制下复位(例如，将浮动扩散区域260放电或充电至预设电压，例如电源电压vdd)。复位晶体管306还通过相应的转移晶体管tx(例如，转移晶体管tx1–tx4)耦接至光电二极管240(例如光电二极管pd1–pd4之一)，以在复位期间将相应的光电二极管240复位到预设电压。浮动扩散区域260耦接至源跟随晶体管302的栅极。源跟随晶体管302耦接在电源线和行选择晶体管304之间。源跟随晶体管302操作以基于浮动扩散区域260的电压来调制图像信号，其中图像信号对应于在其栅极处的集成期内在每个像素的光电二极管240中积累的光电子量。行选择晶体管304在行选择信号的控制下，将源跟随晶体管302的输出(例如图像信号)选择性地耦接到读出列线(例如位线308)。60.在操作中，在图像传感器192的集成期(也称为曝光期或积累期)内，光电二极管240检测或吸收入射在像素212上的光，并光生电荷。在集成期内，每个转移晶体管tx1–tx4都被关断，即相应转移晶体管tx1–tx4的竖直转移栅280接收到截止信号(例如负偏压)。光电二极管240中积累的光生电荷指示入射到光电二极管240上的光量。在集成期之后，每个转移晶体管tx1–tx4开启，沿竖直转移栅结构形成传导通道，并在转移晶体管tx1–tx4的竖直转移栅280处接收到转移信号(例如正偏压)时，通过传导通道将光生电荷从光电二极管240转移到浮动扩散区域260。源跟随晶体管302产生图像信号。耦接至源跟随晶体管302的行选择晶体管304然后选择性地将信号读出到列位线308上以用于后续图像处理。61.在实施例中，本文公开的竖直转移栅结构是共享型像素单元的一部分，其中浮动扩散区域260由多个光电二极管共享。本文公开的竖直转移栅结构可适用于各种附加或替代类型的像素单元中的任一种，例如四晶体管像素单元、五晶体管像素单元或六晶体管像素单元。62.图4是像素阵列基板490的示意性平面图，它是图2的像素阵列基板290的示例。像素阵列基板490包括半导体基板410，其包括光电二极管440和浮动扩散区域460，它们分别是半导体基板210、光电二极管240和浮动扩散区域460的示例。半导体基板410还包括至少一个浅沟槽420和至少一个深沟槽430。63.在实施例中，像素阵列基板490还包括源跟随晶体管402，它是源跟随晶体管302的示例。源跟随晶体管402包括设置在像素阵列基板490中的源极/漏极区域491、493以及在像素阵列基板490上并耦接在源极/漏极区域491、493之间的源跟随栅极492。源跟随栅极492电耦接至浮动扩散区域460。像素阵列基板490还可以包括行选择晶体管404和复位晶体管406中的至少一个。复位晶体管406包括设置在像素阵列基板490中的一对源极/漏极区域491，以及设置在像素阵列基板490上并耦接在源极/漏极区域491之间的复位栅极496。复位晶体管406的源极/漏极区域491中的一个耦接至电源线，而复位晶体管406的其他源极/漏极区域491耦接至浮动扩散区域460。行选择晶体管404包括设置在像素阵列基板490中的源极/漏极区域491和源极/漏极区域493，以及设置在像素阵列基板490上并耦接在源极/漏极区域491、493之间的行选择栅极494。源极/漏极区域493是源跟随晶体管402和行选择晶体管404两者的一部分，使得源跟随晶体管402的漏极是行选择晶体管404的源极。行选择晶体管404的源极/漏极区域491耦接至位线。行选择晶体管404和复位晶体管406分别是图3的行选择晶体管304和复位晶体管306的示例。在实施例中，像素阵列基板490包括浅沟槽隔离(sti)结构408(1)和408(2)，其中晶体管402、404和406中的每一个的至少一部分位于sti结构408(1)和408(2)之间。每个sti结构408包括填充在半导体基板410的前表面419中形成的沟槽的介质材料。在实施例中，源跟随栅极492沿轴线b1的栅极宽度大于行选择栅极494沿轴线b1的栅极宽度。在实施例中，源跟随栅极492沿轴线b2的栅极长度大于行选择栅极494沿轴线b2的栅极长度。在实施例中，源跟随栅极492沿轴线b1的栅极宽度大于复位栅极496的栅极宽度。在实施例中，源跟随栅极492沿轴线b2的栅极长度大于复位栅极496沿轴线b2的栅极长度。在实施例中，源跟随栅极492的栅极面积大于行选择栅极494和复位栅极496中的至少一个的栅极面积以提高随机电报噪声(rts)性能。64.图4图示了在浮动扩散区域460的同一侧(如图4的右侧定向)上的晶体管402、404和406。在不脱离实施例的范围的情况下，晶体管402和404可以在浮动扩散区域460的不同侧(例如在上方、下方或左侧)上，并且相对于平行于所述不同侧定向的附加sti结构408类似地定向和定位。例如，像素阵列基板490可以包括所述附加sti结构408，在实施例中，所述附加sti结构408平行于方向b1定向并且位于浮动扩散区域460的上方或下方。65.图4图示了共享像素单元，其中多个光电二极管(例如四个光电二极管)共享以下元件：浮动扩散区域460、源跟随晶体管402、行选择晶体管404和复位晶体管406。像素单元400的每个光电二极管440将光生电荷转移到浮动扩散区域460。66.半导体基板410具有前表面419和与其相对的后表面411(未包括在图4中)。前表面419是前部基板表面219的示例。图4是从通过前表面419观察的角度示出的，其中前表面419可以覆盖图4中所示的一个或多个组件。相邻沟槽420和430在前表面419上以距离455隔开。在实施例中，距离455在0.03微米和0.3微米之间。在实施例中，距离455在0.12微米和0.30微米之间。沟槽420和430在x-y平面中具有在图4中被示为正方形的截面形状。在实施例中，该截面形状不是正方形，诸如圆形、椭圆形、矩形或更一般地多边形。67.图4表示了截面6–6′和7–7′，它们中的每一个平行于x-z平面。截面6与光电二极管440、浮动扩散区域460和其间的沟槽420相交。截面7与光电二极管440、浮动扩散区域460和其间的深沟槽430相交。在实施例中，截面6–6′和7–7′中的每一个在浮动扩散区域460的相对侧上的浅沟槽420和深沟槽430处相交，如图4所示。在其他实施例中，截面6–6′与浮动扩散区域460的相对侧上的两个浅沟槽420相交，并且截面7-7′与浮动扩散区域460的相对侧上的两个深沟槽430相交。68.在实施例中，像素阵列基板490包括像素单元400(1–k)，其中k是小于或等于4的正整数。在图4的实施例中，像素单元400(k)形成2×2像素阵列。每个像素单元400(k)包括光电二极管440、浅沟槽420和深沟槽430。浮动扩散区域460是每个像素单元400(1–4)所共用的。像素单元400是图2中像素212的示例。在像素单元400内，浅沟槽420和深沟槽430中的每一个在方向a1(对于像素单元400(1,2))上或在方向a2(对于像素单元400(3,4))上都在光电二极管440和浮动扩散区域460之间。在像素单元400(1,2)中，浅沟槽420在方向a2上从深沟槽430横向移置。在像素单元400(3,4)中，浅沟槽420在方向a1上从深沟槽430横向移置。69.在实施例中，像素阵列基板490包括填充沟槽420和430中的每一个的竖直定向栅极，以及电连接其下方的相应竖直定向栅极对的平面栅极481(1–4)。在实施例中，每个平面栅极481及其下方的竖直定向栅极形成单个转移栅。为了说明清楚，图4未图示竖直定向栅极。图9图示了栅极982和983，它们中的每一个都是所述竖直定向栅极的示例。在水平面中，每个平面栅极481向浮动扩散区域460逐渐变细，即，其远离浮动扩散区域460的远端比其靠近扩散区域460的近端宽。该逐渐变细的形状(其可能是如图4所示的梯形)便于从光电二极管440转移电荷，同时降低平面栅极481和浮动扩散区域460之间的寄生电容。70.在本文中，附图中由以括号中的数字作为后缀的附图标记表示的元件是由附图标记表示的元件的示例。因此，除非另有规定，具有后缀(m)的两个元件之间的关系也适用于具有后缀(n≠m)的两个元件之间的关系，其中m和n是正整数。虽然以下描述涉及带有括号中的数字(1)的元件，但它也可以应用于括号中的数字(2)、(3)和(4)中的至少一个。归属于像素单元400(1)或其任何元件的属性也可分别归属于一个或多个像素单元400(2–4)及其任何元件。71.图5、6和7是像素单元400在图4的截面5–5′、6–6′和7–7′中的相应截面视图。在以下描述中最好一起查看图5–7。72.像素单元400包括半导体基板410的一部分以及在其中形成的光电二极管440和浮动扩散区域460。半导体基板410包括在表面411和419之间的侧壁表面422和432以及底表面424和434。侧壁表面422和底表面424限定出浅沟槽420，该浅沟槽420具有相对于前表面419的深度526。侧壁表面432和底表面434限定出深沟槽430，该深沟槽430具有相对于前表面419的深度536。73.图5表示了包括前表面419并且横跨在侧壁表面422的相对区域和侧壁表面432的相对区域之间的平面519。深度526是相对于前表面419的是指深度526是底表面424和平面519之间的竖直距离。类似地，深度536是相对于前表面419的是指深度536是底表面434和平面519之间的竖直距离。74.光电二极管440包括光电二极管底部光电二极管区域441和顶部光电二极管区域445。在实施例中，底表面424和底表面434中的每一个的至少一部分位于底部光电二极管区域441上方，如图5–7所示。在平行于x-z平面的相应截面中，顶部光电二极管区域445的一部分与沟槽420和430中的每一个相邻。75.在实施例中，像素单元400包括转移栅，该转移栅包括填充沟槽420和430的竖直转移栅，例如，如图9–11中所示的转移栅980。当转移栅开启时，例如在电荷转移期间向其施加正偏压时，在光电二极管区域441和竖直转移栅之间形成电子转移路径。图7图示了通过竖直转移栅的传导通道形成的电子转移路径738，例如，在相应的沟槽420和430之间。深度526小于深度536，这使得当向转移栅施加负偏压将其关断时，例如在集成期内，能够在光电二极管区域441和浮动扩散区域460之间形成光晕路径428。图5和6示意性地图示了光晕路径428。76.光晕路径428中的光电子至少部分地在方向a1上朝向浮动扩散区域460行进。在实施例中，适用以下各项中的至少一项，其中的每一个都有助于启用光晕路径428：(a)深度536超过深度526至少八十纳米，(b)深度526在0.15微米和0.35微米之间，并且(c)深度536在0.3微米和0.6微米之间。如以上概述部分所描述的，光晕路径428防止像素单元400内的相邻光电二极管440之间以及像素单元400的光电二极管440和相邻像素单元的光电二极管之间的串扰。像素单元400的沟槽420和430在其中容纳双竖直栅极，其益处包括改善的载流子转移以及减少的电子反向散射和转移滞后。77.图5分别表示了光电二极管区域441与底表面424和434之间的距离546和548。在实施例中，存在以下各项中的至少一项：(a)距离546在60nm和250nm之间，以及(b)距离548在30nm和150nm之间。距离546的上述范围使得能够形成远离浅沟槽420中的浅竖直栅极的光晕路径428，并且特别是当转移栅被关断(例如，用负偏压偏置)时，在形成在侧壁422、432和底表面424、434周围和附近形成的空穴积累区域下方形成光晕路径428。因此，距离546超过光晕路径428沿轴线a3的高度529。78.在实施例中，浅沟槽420的深度526比浮动扩散区域460的结深466深。浮动扩散区域相对于前表面419的结深可以在从40至60纳米的范围内。在实施例中，浅沟槽420的深度526比顶部光电二极管区域445相对于前表面419的深度446浅(小)，其中深度446是光电二极管440的最小(注入)深度。在实施例中，深沟槽430的深度536超过顶部光电二极管区域445的深度446。79.在实施例中，浅沟槽420比顶部光电二极管区域445的深度446浅。图6表示了沿轴线a3在浅沟槽420的底表面424和顶部光电二极管区域445之间的距离547。在实施例中，距离547超过十五纳米。80.沟槽420和430具有相应的宽度523和533(如图5所示)，以及相应的长度623和733(分别如图6和图7所示)。在实施例中，浅沟槽420的宽度523和深沟槽的宽度533基本相同。在实施例中，在相对于前表面419的小于深度526的多个深度(例如所有深度)中的每个深度处，存在以下各项中的至少一项：(a)浅沟槽420的宽度523小于深沟槽430的宽度533，以及(b)浅沟槽420的长度623小于深沟槽430的长度733。在实施例中，以下比中的至少一个在0.5和0.8之间：浅沟槽420的宽度523与深沟槽430的宽度533的比以及浅沟槽420的长度623与深沟槽430的长度733的比。如下文在图12、13和15中所描述的，(i)宽度533超过宽度523以及(ii)长度733超过长度623中的每一个都能够在单个光刻蚀刻步骤中形成深沟槽430和浅沟槽420。在实施例中，浅沟槽420的(a)深度-宽度纵横比以及(b)深度-长度纵横比中的至少一个超过深沟槽430的纵横比，例如，超过了至多百分之十五。在实施例中，存在以下各项中的至少一项：(i)宽度523等于宽度533以及(b)长度623等于长度733。81.在实施例中，浅沟槽420和深沟槽430中的每一个在顶部光电二极管区域445和浮动扩散区域460之间居中(与其距离相等)。使沟槽420和430偏心具有优势。将浅沟槽420定位为更靠近浮动扩散区域460增加了光晕路径428的功效，而将深沟槽430定位为更靠近顶部光电二极管区域445促进了电荷转移。82.在方向a1上，沟槽420和430具有相应的中心平面621和731，分别如图6和图7所示。在方向a1上，中心平面621分别以距离625和距离626与顶部光电二极管区域445和浮动扩散区域460隔开。在方向a1上，中心平面731分别以距离735和距离736与顶部光电二极管区域445和浮动扩散区域460隔开。在实施例中，存在以下各项中的至少一项：(a)距离625和626是相等的，以及(b)距离735和736是相等的。在实施例中，距离626小于距离625和距离736中的至少一个。在实施例中，距离735小于距离736和距离625中的至少一个。83.图8是像素单元800在图6和图7中所示的截面8–8′中的截面视图。像素单元800是像素单元400的示例，并且包括浅沟槽820和深沟槽830，它们分别是浅沟槽420和深沟槽430的示例。浅沟槽820和深沟槽830具有相应的中心平面821和831，它们是中心平面621和731的相应示例。图8表示了距离825、826、835和836，它们是距离625、626、735和736的相应示例。在实施例中，距离826小于距离825和距离836中的至少一个。在实施例中，距离835小于距离836和距离825中的至少一个。84.图9–11是像素单元900的相应截面示意图，像素单元900是添加了转移栅980和栅介质层970的像素单元400。转移栅980包括分别填充浅沟槽420和深沟槽430的竖直栅极982和983。竖直栅极982在底表面424和平面519之间。竖直栅极983在底表面434和平面519之间。85.栅介质层970衬于沟槽420和430，使得栅介质层970的一部分位于竖直栅极982和表面422和424之间，并且栅介质层970的一部分位于竖直栅极983和表面432和434之间。前表面419包括沟槽420和430之间的沟槽间区域919。栅介质层970的一部分在沟槽420和430之间的沟槽间区域919上。86.在实施例中，转移栅980还包括位于沟槽间区域919和平面519上方并电耦接至竖直栅极982和983中的每一个的平面栅极981。在实施例中，栅极981–983中的每一个都是导电材料的单片体积的相应部分。平面栅极981在沟槽间区域919上方横跨在沟槽420和430之间。平面栅极981是图4的平面栅极481的示例。87.在实施例中，像素单元900包括紧贴和/或围绕平面栅极981的侧墙986。侧墙986可以在浮动扩散区域460上方延伸，如图10和图11所示。在实施例中，侧墙986具有与转移栅980的顶表面共面的顶表面。侧墙986可以是单层或多层堆叠并且可以由氮化物基材料(例如氮化硅)形成。虽然图9图示了具有矩形截面的侧墙986，但在不脱离实施例的范围的情况下，侧墙986可以具有不同的形状，例如三角形或梯形。88.在示例性操作中，在像素单元900的集成期内，转移栅980被关断(例如施加负偏压)，一个或多个过剩的光生电荷可以通过在竖直栅极982(浅竖直栅)和底部光电二极管区域441之间形成的光晕路径428向浮动扩散区域460移动。当转移栅980被关断(例如施加负偏压)时，邻近并沿着竖直栅极982(浅竖直栅)的侧壁和底部，沿着竖直栅极983(深竖直栅)的侧壁和底部，以及在栅极981下方(例如，在竖直栅极982和竖直栅极983之间的栅极981的部分下方)形成空穴积累区域914。在空穴积累区域914内，不允许电子移动通过。重申的是，在空穴积累区域914下方形成光晕路径428，该光晕路径428是在转移栅980被关断的集成期间在竖直栅极982的底部(底表面424)附近形成的，允许过剩电子通过其向浮动扩散区域460流动。空穴积累区域914在底表面424下方延伸至距离916。在实施例中，距离916至少为十五纳米。89.在实施例中，半导体基板410包括围绕沟槽420、沟槽430和光电二极管区域441的隔离阱412。隔离阱412将光电二极管区域440和半导体基板410中相邻的光电二极管区域进行电隔离。隔离阱412为半导体基板410内的掺杂区域。隔离阱412的掺杂极性可以与光电二极管区域441的掺杂极性相反。在实施例中，隔离阱412是p掺杂的隔离阱。90.图12是掩蔽基板1200的示意性截面视图，掩蔽基板1200包括半导体基板1210上的光刻掩膜1220。半导体基板1210是图4–11的半导体基板410的前体，并且具有后表面411和前表面1219。光刻掩膜1220包括限定出相应孔1224和1226的内侧壁1222和1223，孔1224和1226暴露前表面1219的相应区域1219a和1219b。在实施例中，孔1226比孔1224在方向a1和a2中的至少一个方向上更宽，使得可以通过利用蚀刻负载效应使用一个光刻掩膜形成具有不同深度的沟槽。光刻掩膜1220可以由氮化物材料形成。91.图13是掩蔽基板1300的示意性截面视图，该掩蔽基板1300是在穿过光刻掩膜1220将沟槽420和430蚀刻到半导体基板1210中之后的掩蔽基板1200。图14是像素单元1400的示意性截面视图，它是在移除光刻掩膜1220并在半导体基板1210中形成隔离阱412和光电二极管区域441之后的掩蔽基板1300，这产生了半导体基板1410。半导体基板1410是半导体基板410的示例。92.图15是图示了用于制造像素单元(诸如像素单元400)的方法1500的流程图。方法1500包括步骤1510，并且在实施例中，包括步骤1520、1530、1540和1550中的至少一个。93.步骤1510包括同时蚀刻(i)由位于基板的表面上的开孔掩膜的小孔暴露的基板的第一区域，以及(ii)由开孔掩膜的大孔暴露的基板的第二区域。在平行于该表面的方向上，大孔在第一方向上的宽度超过小孔在第一方向上的宽度。在步骤1510的示例中，同时蚀刻半导体基板1210的区域1219a和1219b。94.在实施例中，步骤1510包括步骤1512，其中以相同的曝光剂量蚀刻第一区域和第二区域。在步骤1512的示例中，以相同的曝光剂量蚀刻区域1219a和1219b。95.在实施例中，步骤1510产生浅沟槽420和深沟槽430，深沟槽430具有比浅沟槽420更大的深度，如图13的掩蔽基板1300和图14的半导体基板1410所示。步骤1520包括将介质层衬于浅沟槽、深沟槽和其间的表面的沟槽间区域。在步骤1520的示例中，将图9的栅介质层970衬于浅沟槽420、深沟槽430和其间的沟槽间区域919。96.步骤1530包括用导电材料填充浅沟槽和深沟槽，该导电材料通过沟槽间区域横跨在浅沟槽和深沟槽之间。在步骤1530的示例中，浅沟槽420和深沟槽430分别填充有竖直栅极982和983以产生像素单元900，其中竖直栅极982和983是包括平面栅极981的转移栅980的一部分。在实施例中，例如作为步骤1530的一部分，通过导电材料的沉积和所沉积的导电材料的后续蚀刻，在半导体基板410上形成平面栅极981。平面栅极981是平面栅极481的示例。在实施例中，导电材料包括多晶硅和金属中的至少一种。97.步骤1540包括形成单个光电二极管区域，单个光电二极管区域的至少一部分位于深沟槽和浅沟槽中的每一个下方。在实施例中，单个光电二极管区域与深沟槽和浅沟槽中的每一个相邻。可以通过注入形成单个光电二极管区域。在实施例中，单个光电二极管区域以大于浅沟槽的深度注入。在步骤1540的示例中，在沟槽420和430中的每一个的下方形成光电二极管区域441，如图9所示。98.步骤1550包括形成围绕单个光电二极管区域的与单个光电二极管区域相反的导电类型(例如p型)的隔离阱。在步骤1550的示例中，通过注入在半导体基板410中形成隔离阱412。99.图16是掩蔽基板1600的示意性截面视图，掩蔽基板1600包括半导体基板1210上的光刻掩膜1620。光刻掩膜1620包括限定出孔1624的内侧壁1622，孔1624暴露出前表面1219的区域1219a。光刻掩膜1620可以由氮化物材料形成。100.图17是掩蔽基板1700的示意性截面视图，掩蔽基板1700是在穿过光刻掩膜1620蚀刻沟槽420、移除光刻掩膜1620的残留物以及在前表面1219上设置或形成光刻掩膜1720之后的掩蔽基板1600。光刻掩膜1720包括内侧壁1723，内侧壁1723限定出暴露前表面1219的区域1219b的孔1726。在实施例中，孔1624和1726在方向a1和a2中的至少一个方向上具有相同的宽度。图14的半导体基板1410可以从掩蔽基板1700通过穿过光刻掩膜1720蚀刻深沟槽430、沉积栅介质层(在图14中未示出)、导电材料(在图14中未示出)，并且此后在半导体基板1210中形成隔离阱412、底部光电二极管区域441和顶部光电二极管区域445(在图14中未示出)来获得。在实施例中，穿过光刻掩膜1620、1720蚀刻基板导致浅沟槽420和深沟槽430具有基本上相同的宽度。101.特征组合102.上文描述的特征以及以下权利要求中的特征可以在不脱离本发明的范围的情况下以各种方式组合。以下列举的示例说明了一些可能的、非限制性的组合：103.(a1)一种不均匀沟槽像素单元，包括半导体基板，该半导体基板包括浮动扩散区域、光电二极管区域，以及在半导体基板的前表面和与前表面相对的后表面之间的：第一侧壁表面、浅底表面、第二侧壁面和深底表面。第一侧壁表面和浅底表面限定出位于浮动扩散区域和光电二极管区域之间的浅沟槽，该浅沟槽从前表面延伸至半导体基板中。浅底表面和前表面之间的距离限定出浅沟槽的浅深度。浅深度超过浮动扩散区域的结深。第二侧壁表面和深底表面限定出位于浮动扩散区域和光电二极管区域之间的深沟槽，该深沟槽从前表面延伸至半导体基板中。深底表面和前表面之间的距离限定出深沟槽的深深度，该深深度超过浅深度。104.(a2)在像素单元(a1)的实施例中，浅沟槽和深沟槽在第一方向上位于浮动扩散区域和光电二极管区域之间，并且浅沟槽在垂直于第一方向的第二方向上从深沟槽横向移置。105.(a3)在像素单元(a2)的实施例中，在第一方向上，存在以下各项中的至少一项：(i)浅沟槽更靠近浮动扩散区域而不是光电二极管区域，以及(ii)浅沟槽和浮动扩散区域之间的距离小于深沟槽和浮动扩散区域之间的距离。106.(a4)在像素单元(a2)和(a3)中任一种的实施例中，在第一方向上，存在以下各项中的至少一项：(i)深沟槽更靠近光电二极管区域而不是浮动扩散区域，以及(ii)深沟槽和光电二极管区域之间的距离小于浅沟槽和光电二极管区域之间的距离。107.(a5)在像素单元(a1)–(a4)中任一种的实施例中，深深度超过浅深度至少八十纳米。108.(a6)在像素单元(a1)–(a5)中任一种的实施例中，浅深度在0.15微米和0.35微米之间。109.(a7)在像素单元(a1)–(a6)中任一种的实施例中，深深度在0.3微米和0.6微米之间。110.(a8)在像素单元(a1)–(a7)中任一种的实施例中，浅沟槽在相对于前表面的小于浅深度的多个深度中的每个深度处都比深沟槽窄。111.(a9)在像素单元(a8)的实施例中，浅沟槽的浅沟槽宽度与深沟槽的深沟槽宽度的比在0.5和0.8之间。112.(a10)在像素单元(a1)–(a9)中任一种的实施例中，浅底表面和深底表面中的每一个的至少一部分在光电二极管区域的一部分上方。113.(a11)在像素单元(a1)–(a10)中任一种的实施例中，浅沟槽的第一纵横比超过深沟槽的第二纵横比。114.(a12)在像素单元(a11)的实施例中，第一纵横比除以第二纵横比小于或等于1.15。115.(a13)像素单元(a1)–(a12)中任一种的实施例，还包括栅极和介质层。栅极在前表面上并填充浅沟槽和深沟槽中的每一个。栅介质层位于栅极和以下各项中的每一个之间：(i)第一侧壁表面和第二侧壁表面、(ii)浅底表面、(iii)深底表面和(iv)在浅沟槽和深沟槽之间的前表面的区域。116.(a14)在像素单元(a1)–(a13)中任一种的实施例中，浅深度小于光电二极管区域相对于前表面的最小深度。117.(b1)一种像素单元，包括半导体基板和转移栅。半导体基板包括浮动扩散区域、光电二极管区域和前表面。转移栅设置在半导体基板上，将光电二极管区域耦接至浮动扩散区域，并包括：第一竖直栅极，其从前表面延伸至半导体基板的第一深度；和第二竖直栅极，其从前表面延伸至半导体基板中的第二深度。第二深度超过第一深度。第一深度超过浮动扩散区域的结深。118.(b2)在像素单元(b1)的实施例中，第一竖直栅极和第二竖直栅极在第一方向上位于浮动扩散区域和光电二极管区域之间。第一竖直栅极在垂直于第一方向的第二方向上从第二竖直栅极横向移置。119.(b3)在像素单元(b2)的实施例中，在第一方向上，存在以下各项中的至少一项：(i)第一竖直栅极更靠近浮动扩散区域而不是光电二极管区域，以及(ii)第一竖直栅极和浮动扩散区域之间的距离小于第二竖直栅极和浮动扩散区域之间的距离。120.(b4)在像素单元(b2)和(b3)中任一种的实施例中，在第一方向上，存在以下各项中的至少一项：(i)第二竖直栅极更靠近光电二极管区域而不是浮动扩散区域，以及(ii)第二竖直栅极和光电二极管区域之间的距离小于第一竖直栅和光电二极管区域之间的距离。121.(b5)在像素单元(b1)–(b4)中任一种的实施例中，转移栅还包括设置在前表面上并电耦接至第一竖直栅极和第二竖直栅极的平面栅极。122.(b6)在像素单元(b4)–(b5)中任一种的实施例中，第一竖直栅极从平面栅极延伸至第一深度，并且第二竖直栅极从平面栅极延伸至第二深度。123.(b7)在像素单元(b1)–(b6)中任一种的实施例中，第一深度小于光电二极管区域相对于前表面的最小深度。124.(c1)一种用于制造像素单元的方法，包括同时蚀刻(i)由位于基板的表面上的开孔掩膜的小孔暴露的基板的第一区域，以及(ii)由开孔掩膜的大孔暴露的基板的第二区域。在平行于该表面的方向上，大孔在第一方向上的宽度超过小孔在第一方向上的宽度。125.(c2)在方法(c1)的实施例中，蚀刻包括以相同的曝光剂量蚀刻第一区域和第二区域。126.(c3)在方法(c2)的实施例中，蚀刻第一区域和第二区域分别产生浅沟槽和深沟槽。在这样的实施例中，该方法还包括：(a)将介质层衬于浅沟槽、深沟槽和其间的表面的沟槽间区域；以及(b)用导电材料填充浅沟槽和深沟槽，导电材料通过沟槽间区域横跨在浅沟槽和深沟槽之间。127.(c4)方法(c3)的实施例还包括：形成单个光电二极管区域，其至少一部分位于深沟槽和浅沟槽中的每一个下方。128.(c5)方法(c4)的实施例还包括：形成围绕单个光电二极管区域的隔离阱，隔离阱和单个光电二极管区域具有相反的导电类型。129.在不脱离本发明实施例范围的情况下，可以对以上方法和系统进行改变。因此应注意，在以上说明书中包含的内容或者附图所示的内容应理解为说明性的而非限制性的。在本文中，除非另有说明，否则短语“在实施例中”等同于短语“在某些实施例中”，并不指代所有实施例。以下权利要求旨在覆盖本文描述的所有通用和特定特征，以及本发明方法和系统范围的所有陈述，就语言而言，可以说其是介于两者之间。









图片声明：本站部分配图来自人工智能系统AI生成,觅知网授权图片,PxHere摄影无版权图库。本站只作为美观性配图使用,无任何非法侵犯第三方意图,一切解释权归图片著作权方,本站不承担任何责任。如有恶意碰瓷者,必当奉陪到底严惩不贷!




内容声明：本文中引用的各种信息及资料（包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主体（包括但不限于公司、媒体、协会等机构）的官方网站或公开发表的信息。部分内容参考包括:(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供参考使用,不准确地方联系删除处理！本站为非盈利性质站点,发布内容不收取任何费用也不接任何广告!




免责声明：我们致力于保护作者版权，注重分享，被刊用文章因无法核实真实出处，未能及时与作者取得联系，或有版权异议的，请联系管理员，我们会立即处理，本文部分文字与图片资源来自于网络，部分文章是来自自研大数据AI进行生成,内容摘自(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供学习参考,不准确地方联系删除处理!的,若有来源标注错误或侵犯了您的合法权益，请立即通知我们，情况属实，我们会第一时间予以删除，并同时向您表示歉意,谢谢!