一种高稳定性金属氧化物薄膜晶体管阵列基板及制备方法与流程

电气元件制品的制造及其应用技术1.本发明涉及面板技术领域，特别是一种高稳定性金属氧化物薄膜晶体管阵列基板及制备方法。背景技术：2.随着消费市场需求的多样化，amoled、mini-led、micro-led、vr设备等设备逐渐成为消费市场的主流，显示技术也朝着高色饱、高分辨率及高刷新率方向进一步发展。伴随显示技术的发展，对于驱动面板显示的膜晶体管器件性能及稳定性便提出了更高的需求，因此，金属氧化物tft因其具有漏电流小、场效应迁移率高、区域均匀性大等优点而受到人们的青睐。3.金属氧化物tft器件具备优秀的电学特性，但对于高端显示设备来说，如何制造出稳定可靠的薄膜晶体管器件仍存在的诸多困难。如在显示面板中为了降低边框宽度，一般在面板两侧会设有驱动电路，以取代传统配线以达到窄边框设计。驱动电路中设有多组不同尺寸金属氧化物tft、金属线路以及电容等，通常称为gip(gate driver in panel)或goa(gate driver on array)，或者在主动发光显示面板中的每一颗像素都设有多颗金属氧化物tft组成的稳压电路来保证发光器件的电流稳定性，称为稳压电路。为保证这些电路的正常工作，对金属氧化物tft的特性都需要满足一定范围内的要求，即金属氧化物tft不能有太大的阈值电压(vth)偏移或者开/关态电流的波动，同时在电路中起到不同功能的金属氧化物tft对于器件特性偏移的宽容度也有很大不同。然而在面板的实际工作状态中，基于金属氧化物tft所处电路设定的功能不用，器件的工作状态也有很大的差异，或长期处于关态或需经常开启，并且在某些电路中长期处于高压状态下的器件同时还需要其vth偏差更小。在这种器件工作压力差异的情况下，即便在初始状态金属氧化物tft器件的vth一致，经长时间的使用或者严苛环境的压力测试后，势必显现出vth偏移量的差异，这类差异若超出驱动电路或稳压电路所允许的工作范围便会造成显示异常。4.面对电路功能性与器件实际工作状态差异引起的电性恶化程度的偏差，对于金属氧化物tft器件的稳定性提出了更高的要求。现有的发展思路是基于整体的稳定性提高，但是面对高分辨率带来的金属氧化物tft小型化发展趋势，缩小沟道长度引发的短沟道效应将更难以维持器件在长时间工作状态下的特性稳定。技术实现要素：5.本发明要解决的技术问题，在于提供一种高稳定性金属氧化物薄膜晶体管阵列基板及制备方法，在阵列基板上设置至少两种不同结构的背沟道金属氧化物tft，从而针对各金属氧化物tft所处的不同工作状态进行差异化设计，最终使得各金属氧化物tft在不同的工作状态下，仍能维持vth一致，避免电路失效。6.本发明是这样实现的：一种高稳定性金属氧化物薄膜晶体管阵列基板，包括在基板上设置至少两种不同结构的背沟道金属氧化物tft。7.进一步地，不同结构的各背沟道金属氧化物tft的栅极金属的材质或厚度不同。8.进一步地，有两种不同结构的背沟道金属氧化物tft，记为第一金属氧化物tft和第二金属氧化物tft；9.所述基板上设有第一金属层，所述第一金属层包括第一栅极，所述第一金属层采用单层纯mo、纯ti或合金；10.所述第一金属层之上或和所述第一金属层同一水平面设有第二金属层，所述第二金属层包括第二栅极，所述第二金属层采用含有al或cu的叠层结构；11.在栅极之上设有第一绝缘层：当所述第二金属层位于所述第一金属层之上时，所述第一绝缘层位于第二金属层之上；当所述第一金属层和所述第二金属层处于同一水平面时，所述第一绝缘层位于第一金属层和第二金属层之上；12.所述第一绝缘层上设有有源层，所述有源层包括第一有源层和第二有源层，所述第一有源层对应第一栅极，所述第二有源层对应第二栅极；所述第一绝缘层还开设有第一通孔，露出所述第一金属层或第二金属层的表面；13.所述有源层上设有第三金属层，所述第三金属层包括与所述第一有源层电连接的第一源极和第一漏极、及与所述第二有源层电连接的第二源极和第二漏极；其中，所述第三金属层通过所述第一通孔和所述第一金属层或第二金属层电连接；14.所述第三金属层上设有第二绝缘层；15.其中，所述第一栅极对应的膜层结构为所述第一金属氧化物tft；16.所述第二栅极对应的膜层结构为所述第二金属氧化物tft。17.进一步地，所述合金为moti、moal、moalti、monb、或mota。18.进一步地，所述含有al或cu的叠层结构为al/mo、mo/al/mo、al/moti、al/moalti、al/ti、ti/al/ti、cu/mo、mo/cu/mo、或cu/ti。19.进一步地，当所述第一金属层和所述第二金属层处于同一水平面时，即所述第一栅极和第二栅极处于同一水平面；此时，20.所述第一栅极采用纯mo或含mo的合金材料，并采用湿式蚀刻或等干式蚀刻制备；21.所述第二栅极采用含ti的叠层结构，并采用干式蚀刻制备；其中所述含ti的叠层结构为al/ti、或ti/al/ti。22.进一步地，各背沟道金属氧化物tft的栅极金属的厚度选择范围为23.本发明还提供一种高稳定性金属氧化物薄膜晶体管阵列基板的制备方法，包括以下步骤：24.s1、在基板之上成膜制作第一金属层，作为第一栅极或驱动电路走线；25.s2、在第一金属层之上或同一水平面成膜制作第二金属层，作为第二栅极，所述第一金属层和第二金属层的材质或厚度不同；26.s3、在栅极之上成膜第一绝缘层，作为栅极绝缘层；其中，当所述第二金属层位于所述第一金属层之上时，所述第一绝缘层位于第二金属层之上；当所述第一金属层和所述第二金属层处于同一水平面时，所述第一绝缘层位于第一金属层和第二金属层之上；27.s4、在所述第一绝缘层之上制作有源层，所述有源层包括第一有源层和第二有源层，所述第一有源层对应第一栅极，所述第二有源层对应第二栅极；28.有源层制作完之后，在所述第一绝缘层制备出第一通孔，露出所述第一金属层或第二金属层表面；29.s5、在所述有源层之上成膜制作第三金属层，所述第三金属层包括与所述第一有源层电连接的第一源极和第一漏极、及与所述第二有源层电连接的第二源极和第二漏极；其中，所述第三金属层通过所述第一通孔和所述第一金属层或第二金属层电连接；30.s6、在第三金属之上制作第二绝缘层，作为钝化层，材料选择同第一绝缘层。31.进一步地，第一金属层采用单层纯mo、纯ti或合金；32.所述第二金属层采用含有al或cu的叠层结构。33.进一步地，所述第一绝缘层的材料采用无机氧化物或者绝缘性质的化合物；所述有源层的材料采用金属氧化物半导体材料。34.本发明具有如下优点：本发明提供一种高稳定性金属氧化物薄膜晶体管阵列基板，包括在基板上设置至少两种不同结构的背沟道金属氧化物tft。本发明还一种高稳定性金属氧化物薄膜晶体管阵列基板的制备方法，包括以下步骤：s1、在基板之上成膜制作第一金属层，作为第一栅极或驱动电路走线；s2、在第一金属层之上或同一水平面成膜制作第二金属层，作为第二栅极，所述第一金属层和第二金属层的材质或厚度不同。本发明通过在阵列基板上设置至少两种不同结构的背沟道金属氧化物tft，从而针对各金属氧化物tft所处的不同工作状态进行差异化设计，最终使得各金属氧化物tft在不同的工作状态下，仍能维持vth一致，避免电路失效。附图说明35.下面参照附图结合实施例对本发明作进一步的说明。36.图1为本发明的阵列基板的结构示意图。37.图2为本发明的阵列基板的膜层结构示意图。38.图3为本发明的制备方法的流程图。39.附图标记说明：40.基板1；41.第一金属层2，第一栅极21，驱动电路走线22；42.第二金属层3，第二栅极31；43.第一绝缘层4，第一通孔41；44.有源层5，第一有源层51，第二有源层52；45.第三金属层6，第一源极61，第一漏极62，第二源极63，第二漏极64，面板数据线65；46.第二绝缘层7；47.第一金属氧化物tft100；48.第二金属氧化物tft200；49.金属走线区/电容区300；50.其它区域400。具体实施方式51.在对发明的描述中，需要理解的是，指示方位或位置关系的描述为基于附图所示的方位或位置关系，仅是为了便于描述发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对发明保护范围的限制。52.在发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在发明中的具体含义。53.本发明的发明构思如下：54.在阵列基板上设置至少两种不同结构的背沟道金属氧化物tft，可对应至少两种工作状态，在实际使用中，可针对各金属氧化物tft所处的不同工作状态进行差异化设计，最终使得各金属氧化物tft在不同的工作状态下，仍能维持vth一致，避免电路失效。55.不同金属氧化物tft具有不同的栅极金属材质或厚度，从而使得其背沟道结构不同。56.请参阅图1至3所示。57.一种高稳定性金属氧化物薄膜晶体管阵列基板，包括在基板1上设置至少两种不同结构的背沟道金属氧化物tft，可对应至少两种工作状态，在实际使用中，可针对各金属氧化物tft所处的不同工作状态进行差异化设计，最终使得各金属氧化物tft在不同的工作状态下，仍能维持vth一致，避免电路失效。58.在优选的一实施例中，不同结构的各背沟道金属氧化物tft的栅极金属的材质或厚度不同。通过改变栅极金属的材质或厚度来实现针对不同工作状态进行差异化设计，达到维持vth一致，避免电路失效的目的。在具体实施中，不同结构的各背沟道金属氧化物tft的栅极金属可以是材质不同，也可以是厚度不同，又或者材质和厚度两者都不同，这使得差异化设计时，可选择的范围更广。59.栅极金属需要具备良好导电性、与栅极绝缘层良好的接触性以及相近的热膨胀系数，如al、cu等金属阻抗低，是良好的导电材料但是其热膨胀系数与通常的栅极绝缘层材料如氧化硅、氮化硅相差较大，经高温制程后不同沟道长宽比(w/l)的金属氧化物tft其阈值电压不易保持一致，长时间使用或环境压力测试将导致tft恶化程度愈发偏离。金属mo的热膨胀系数与siox与sinx接近，可以很好的克服不同w/l器件的vth偏差但是其阻抗相对较大容易造成面板功耗上升；因此，在具体实施中，根据不同的工作状态来选择更合适的栅极金属，从而达到针对不同工作状态时，达到维持vth一致，避免电路失效的目的。60.在优选的一实施例中，有两种不同结构的背沟道金属氧化物tft，记为第一金属氧化物tft100和第二金属氧化物tft200，对应两种不同的工作状态，当然在具体实施中，不仅限于此，可根据各种不同工作状态分别对应设置不同的金属氧化物tft，实现差异化设计，以维持vth一致；61.所述基板1上设有第一金属层2，所述第一金属层2包括第一栅极21，所述第一金属层2采用单层纯mo、纯ti或合金，适用于驱动电路中沟道宽度较大的器件，可调节不同沟道长宽比(w/l)器件之间的vth偏差。62.所述第一金属层2之上或和所述第一金属层2同一水平面设有第二金属层3，所述第二金属层3包括第二栅极31，所述第二金属层3采用含有al或cu的叠层结构(也称夹层式结构)；al、cu等金属阻抗低，是良好的导电材料但是其热膨胀系数与通常的栅极绝缘层材料如氧化硅、氮化硅相差较大，经高温制程后不同沟道长宽比(w/l)的金属氧化物tft其阈值电压不易保持一致，长时间使用或环境压力测试将导致tft恶化程度愈发偏离。因此，所述第二金属氧化物tft适用于沟道宽度较小的器件，或无需长时间使用等工作状态。63.在栅极之上设有第一绝缘层4：当所述第二金属层3位于所述第一金属层2之上时，所述第一绝缘层4位于第二金属层3之上；当所述第一金属层2和所述第二金属层3处于同一水平面时，所述第一绝缘层4位于第一金属层2和第二金属层3之上；64.所述第一绝缘层4上设有有源层5，所述有源层5包括第一有源层51和第二有源层52，所述第一有源层51对应第一栅极21，所述第二有源层52对应第二栅极31；所述第一绝缘层4还开设有第一通孔41，露出所述第一金属层2或第二金属层3的表面；65.所述有源层5上设有第三金属层6，所述第三金属层6包括与所述第一有源层51电连接的第一源极61和第一漏极62、及与所述第二有源层52电连接的第二源极63和第二漏极64；其中，所述第三金属层6通过所述第一通孔41和所述第一金属层2或第二金属层3电连接；66.所述第三金属层6上设有第二绝缘层7；67.其中，所述第一栅极21对应的膜层结构为所述第一金属氧化物tft100；68.所述第二栅极31对应的膜层结构为所述第二金属氧化物tft200。69.所述合金为moti、moal、moalti、monb、或mota，但不仅限于此。70.所述含有al或cu的叠层结构为al/mo、mo/al/mo、al/moti、al/moalti、al/ti、ti/al/ti、cu/mo、mo/cu/mo、或cu/ti，但不仅限于此。71.当所述第一金属层2和所述第二金属层3处于同一水平面时，即所述第一栅极21和第二栅极31处于同一水平面；此时，72.所述第一栅极21采用纯mo或含mo的合金材料，并采用湿式蚀刻或等干式蚀刻制备；73.所述第二栅极31采用含ti的叠层结构，并采用干式蚀刻制备；其中所述含ti的叠层结构为al/ti、或ti/al/ti。74.各背沟道金属氧化物tft的栅极金属的厚度选择范围为75.本发明还提供一种高稳定性金属氧化物薄膜晶体管阵列基板的制备方法，包括以下步骤：76.s1、在基板1之上成膜制作第一金属层2，作为第一栅极21或驱动电路走线22；第一金属层2可选用铝、钼、钛、镍、铜、银、钨等导电性优良金属一种或多种，或者合金；优选的，可采用纯mo、纯ti或合金作为第二金属层；77.s2、在第一金属层2之上或同一水平面成膜制作第二金属层3，作为第二栅极31，所述第一金属层2和第二金属层3的材质或厚度不同；第二金属层3可选材料同第一金属层2，此时两者的栅极金属厚度需不一样，否则达不到差异化设计的目的；78.优选的，所述第二金属层3采用含有al或cu的叠层结构。79.第二金属层2可以使用叠层结构如ti/al/ti、al/ti、al/mo、mo/al/mo等，但不仅限于此；80.另外当第一金属层2和第二金属层3处于同一水平面时，此时制备工艺中，第一金属层2与第二金属层3连续成膜，利用灰阶光罩以及不同金属材料的蚀刻特性差异分别制作出第一栅极21、第二栅极31、以及驱动电路线路，此时第一栅极21为第一金属层2和第二金属层3共同组成，驱动信号电路可仅为第一金属层2或第二金属层3构成，亦可以为双层金属叠加；81.s3、在栅极之上成膜第一绝缘层4，作为栅极绝缘层；其中，当所述第二金属层3位于所述第一金属层2之上时，所述第一绝缘层4位于第二金属层3之上；当所述第一金属层2和所述第二金属层3处于同一水平面时，所述第一绝缘层4位于第一金属层2和第二金属层3之上；优选地，所述第一绝缘层4的材料采用无机氧化物或者绝缘性质的化合物，如siox、sinx、氮氧化硅、氧化钛、氧化铝等单层或多层，但不仅限于此；82.s4、在所述第一绝缘层4之上制作有源层5，所述有源层5包括第一有源层51和第二有源层52，所述第一有源层51对应第一栅极21，所述第二有源层52对应第二栅极31；优选地，所述有源层的材料采用金属氧化物半导体材料，如zno、igzo、igzto、itzo、pr-izo等，但不仅限于此。83.有源层5制作完之后，在所述第一绝缘层4制备出第一通孔41，露出所述第一金属层2或第二金属层3表面；即在具体实施中，在图案化有源层5之后，进一步使用光罩在所述第一绝缘层4制备出第一通孔41，露出第一金属层2或第二金属层3表面，起到信号连接的效果；84.s5、在所述有源层5之上成膜制作第三金属层6，所述第三金属层6包括与所述第一有源层51电连接的第一源极61和第一漏极62、及与所述第二有源层52电连接的第二源极63和第二漏极64；其中，所述第三金属层6通过所述第一通孔41和所述第一金属层2或第二金属层3电连接；优选地，所述第三金属层6的工艺以及材料选择同第一金属层2，第三金属层6依据电路设计可以设计为触控感应信号线、公共电极信号线、tft信号输入端源/漏极、面板数据线65等；85.s6、在第三金属6之上制作第二绝缘层7，作为钝化层，材料选择同第一绝缘层，如siox、sinx、氧化铝、氧化钛等单层或多层。86.虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。









图片声明：本站部分配图来自人工智能系统AI生成,觅知网授权图片,PxHere摄影无版权图库。本站只作为美观性配图使用,无任何非法侵犯第三方意图,一切解释权归图片著作权方,本站不承担任何责任。如有恶意碰瓷者,必当奉陪到底严惩不贷!




内容声明：本文中引用的各种信息及资料（包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主体（包括但不限于公司、媒体、协会等机构）的官方网站或公开发表的信息。部分内容参考包括:(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供参考使用,不准确地方联系删除处理！本站为非盈利性质站点,发布内容不收取任何费用也不接任何广告!




免责声明：我们致力于保护作者版权，注重分享，被刊用文章因无法核实真实出处，未能及时与作者取得联系，或有版权异议的，请联系管理员，我们会立即处理，本文部分文字与图片资源来自于网络，部分文章是来自自研大数据AI进行生成,内容摘自(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供学习参考,不准确地方联系删除处理!的,若有来源标注错误或侵犯了您的合法权益，请立即通知我们，情况属实，我们会第一时间予以删除，并同时向您表示歉意,谢谢!