电气元件制品的制造及其应用技术well solar cells[j].applied physics letters,2018,112(16):161102.)。授权公告号为cn103400872b的中国发明专利中“表面电场增强的pin光电探测器的结构及其制备方法”,其在靠近p电极之间的区域设置了p型重掺杂区,引入了水平方向的电场并加强了竖直方向的电场,提高了光生空穴的收集效率和器件的量子效率,但该方法引入的水平方向的电场只存在于p电极附近区域范围内,影响范围有限且制作工艺复杂,对于界面势垒较高的材料体系该种方法并不适用。技术实现要素:[0004]本发明的目的在于提供一种alingan基光电二极管的外延结构,此结构利用高掺杂层获得较强的v坑侧壁水平分量的内建电场,以提高空穴注入和收集的效率,同时利用电子阻挡层调控电子和空穴的输运途径,使得电子从平台注入和收集,空穴从v坑侧壁注入和收集,从而降低器件的暗电流和尺寸效应,可应用于micro-led、光电探测器、太阳电池。[0005]本发明的目的是这样实现的:[0006]一种alingan基光电二极管的外延结构,包括衬底、依次形成于衬底上的缓冲层、n型alingan层、具有v坑的alingan超晶格层、具有v坑的n区alingan电子阻挡层、具有v坑的alingan基多量子阱层、具有v坑的p区alingan电子阻挡层、p型alingan层,其特征在于:所述具有v坑的n区alingan电子阻挡层的v坑侧壁厚度大于平台厚度;所述具有v坑的n区alingan电子阻挡层和具有v坑的alingan基多量子阱层之间含有具有v坑的n型alingan高掺杂层;所述具有v坑的p区alingan电子阻挡层的v坑侧壁厚度小于平台厚度;所述具有v坑的p区alingan电子阻挡层和p型alingan层之间含有合并v坑的p型alingan高掺杂层。[0007]所述具有v坑的n型alingan高掺杂层的掺si浓度为1×1019~5×1020cm-3。[0008]所述合并v坑的p型alingan高掺杂层的掺mg浓度3×1019~1×1021cm-3。[0009]所述具有v坑的n区alingan电子阻挡层的禁带宽度大于所述具有v坑的alingan基多量子阱层中所有量子垒的禁带宽度。[0010]所述具有v坑的p区alingan电子阻挡层的禁带宽度大于所述具有v坑的alingan基多量子阱层中所有量子垒的禁带宽度。[0011]所述平台为生长平面且为极性面,即(0001)晶面族,v坑在平台的投影为正六边形,v坑的侧壁为半极性面,以(1011)晶面族为最优。[0012]所述具有v坑的alingan基多量子阱层的第一个量子阱下表面到末量子阱上表面的平台厚度为d1,v坑在末量子阱上表面的正六边形投影的对边之间的距离为d2,两者之间的关系满足d2>d1×2tan28°,d1、d2的单位为nm。[0013]所述v坑在末量子阱上表面的所有正六边形投影的面积之和与末量子阱上表面的面积之比为δ,δ值范围为15%~50%。[0014]所述v坑在末量子阱上表面的密度为ρ,即单位面积的v坑个数,ρ值范围为1×108cm-2~1×1010cm-2。[0015]所述衬底为al2o3、sic、gan或si中的一种。[0016]本发明利用高掺杂层获得较强的v坑侧壁水平分量的内建电场,以提高空穴注入和收集的效率,同时利用电子阻挡层调控电子和空穴的输运途径,使得电子从平台注入和收集,空穴从v坑侧壁注入和收集,从而降低器件的暗电流和尺寸效应。因此,本发明的特点是:[0017]1、设置了具有v坑的n型alingan高掺杂层和合并v坑的p型alingan高掺杂层,能够有效增强v坑侧壁内建电场强度,进而增大v坑侧壁内建电场水平分量的电场强度,提高空穴注入和收集的效率;[0018]2、设置了具有v坑的n区alingan电子阻挡层,n区alingan电子阻挡层的v坑侧壁厚度大于平台厚度,可调控电子优先从平台区域输运,且v坑侧壁比平台越厚则调控效果更显著,能够防止电子和空穴从v坑泄露,降低器件暗电流;[0019]3、设置了具有v坑的p区alingan电子阻挡层,p区alingan电子阻挡层的v坑侧壁厚度小于平台厚度,且alingan基多量子阱层的v坑侧壁厚度较薄,且是半极性面,极化较弱,可调控空穴优先从v坑侧壁输运,且v坑侧壁比平台越薄则调控效果更显著,能够提高局域载流子浓度,减弱器件的尺寸效应。[0020]本发明可应用于micro-led、光电探测器、太阳电池。附图说明:[0021]图1为本发明处于正偏压时载流子的注入和复合途径;图中:101为衬底、201为缓冲层、301为n型alingan层、401为具有v坑的alingan超晶格层、501为具有v坑的n区alingan电子阻挡层、601为具有v坑的n型alingan高掺杂层、701为具有v坑的alingan基多量子阱层、801为具有v坑的p区alingan电子阻挡层、901为合并v坑的p型alingan高掺杂层、1001为p型alingan层;图中→表示电子和空穴的输运方向,图中●表示电子,图中○表示空穴;图中:过程①表示空穴从p区alingan电子阻挡层801的v坑侧壁注入alingan基多量子阱层701中,过程②表示电子从n区alingan电子阻挡层501的平台注入alingan基多量子阱层701中,过程③表示电子和空穴在alingan基多量子阱层701中辐射复合;[0022]图2为本发明处于零偏压或者反偏压时光生载流子的分离和收集途径;图中:101为衬底、201为缓冲层、301为n型alingan层、401为具有v坑的alingan超晶格层、501为具有v坑的n区alingan电子阻挡层、601为具有v坑的n型alingan高掺杂层、701为具有v坑的alingan基多量子阱层、801为具有v坑的p区alingan电子阻挡层、901为合并v坑的p型alingan高掺杂层、1001为p型alingan层;图中→表示光生电子和光生空穴的输运方向,图中●表示光生电子,图中○表示光生空穴,图中表示v坑侧壁水平分量的内建电场方向;图中:过程①表示光生空穴向v坑横向迁移,过程②表示光生电子向v坑反方向横向迁移,过程③表示向v坑横向迁移的光生空穴从alingan基多量子阱层701和p区alingan电子阻挡层801的v坑侧壁收集到p极,过程④表示向v坑反方向横向迁移的光生电子从alingan基多量子阱层701和n区alingan电子阻挡层501的平台收集到n极;[0023]─[0024]图3为侧面为{1011}面的v坑结构示意图;[0025]图4为本发明实施例1中的外延结构示意图;图中:101为衬底、201为缓冲层、301为n型alingan层、401为具有v坑的alingan超晶格层、501为具有v坑的n区alingan电子阻挡层、601为具有v坑的n型alingan高掺杂层、701为具有v坑的alingan基多量子阱层、701a为第一个量子阱、701b为第一个量子垒、701c为第二个量子阱、701d为第二个量子垒、701e为第三个量子阱、701f为第三个量子垒、701g为第四个量子阱、701h为第四个量子垒、701i为第五个量子阱、701j为第五个量子垒、701k为第六个量子阱、701l为第六个量子垒、701m为第七个量子阱、701n为第七个量子垒、701o为第八个量子阱(末量子阱)、701p为第八个量子垒(末量子垒)、801为具有v坑的p区alingan电子阻挡层、901为合并v坑的p型alingan高掺杂层、1001为p型alingan层;图中:d1为第一个量子阱701a下表面到末量子阱701o上表面的平台厚度,图中d2为v坑在末量子阱701o上表面的正六边形投影的对边之间的距离。具体实施方式[0026]为了便于本领域普通技术人员理解和实施本发明,下面结合附图对本发明作进一步的详细描述。[0027]如图1所示,本发明的结构处于正向偏压时,n型alingan高掺杂层601和p型alingan高掺杂层901能够增强v坑侧壁水平分量的内建电场,提高空穴注入效率;p区alingan电子阻挡层801的v坑侧壁厚度小于平台厚度,且alingan基多量子阱层701的v坑侧壁厚度较薄,且是半极性面,极化较弱,大部分空穴如过程①从p区alingan电子阻挡层801的v坑侧壁注入alingan基多量子阱层701中;n区alingan电子阻挡层501的v坑侧壁厚度大于平台厚度,大部分电子如过程②从n区alingan电子阻挡层501的平台注入alingan基多量子阱层701中;由v坑侧壁注入的空穴在v坑附近区域与电子如过程③复合而快速消耗,而远离v坑的区域空穴数量急剧下降,发光减弱。这将使得发光区分成两个区域:v坑附近的强发光区和远离v坑的弱发光区。v坑附近区域可类比量子点,空穴被局域于此处发光,大大减小了有效复合区体积,该结构制成的led芯片可在电流密度不变情况下,提高局域载流子浓度,减弱芯片的尺寸效应,可应用于micro-led领域。[0028]如图2所示,本发明的结构处于零偏压或者反向偏压时,n型alingan高掺杂层601和p型alingan高掺杂层901能够增强v坑侧壁水平分量的内建电场,使得alingan基多量子阱层701中光生空穴和光生电子在水平方向上发生分离,空穴如过程①向v坑迁移,电子如过程②向反方向迁移,其中向v坑迁移的空穴如过程③从alingan基多量子阱层701和p区alingan电子阻挡层801的v坑侧壁收集到p极,向反方向迁移的电子如过程④从alingan基多量子阱层701和n区alingan电子阻挡层501的平台收集到n极,能够有效提高光生载流子的分离和收集;同时,n区alingan电子阻挡层501的v坑侧壁比平台厚,可防止电子和空穴经由v坑泄漏,降低器件暗电流,可应用于光电探测器和太阳电池领域。[0029]下面结合实施例并对照附图对本发明作进一步的说明。[0030]实施例1:[0031]如图4所示为一种alingan基光电二极管的外延结构,包括衬底101、依次形成于衬底101上的缓冲层201、n型alingan层301、具有v坑的alingan超晶格层401、具有v坑的n区alingan电子阻挡层501、具有v坑的alingan基多量子阱层701、具有v坑的p区alingan电子阻挡层801和p型alingan层1001。其中,具有v坑的n区alingan电子阻挡层501的v坑侧壁厚度大于平台厚度,具有v坑的n区alingan电子阻挡层501的v坑侧壁厚度与平台厚度之比为3;具有v坑的n区alingan电子阻挡层501和具有v坑的alingan基多量子阱层701之间含有具有v坑的n型alingan高掺杂层601;具有v坑的p区alingan电子阻挡层801的v坑侧壁厚度小于平台厚度,具有v坑的p区alingan电子阻挡层801的v坑侧壁厚度与平台厚度之比为1/3;具有v坑的p区alingan电子阻挡层801和p型alingan层1001之间含有合并v坑的p型alingan高掺杂层901。[0032]具有v坑的n区alingan电子阻挡层501的禁带宽度和具有v坑的p区alingan电子阻挡层801的禁带宽度均大于具有v坑的alingan基多量子阱层701中所有量子垒的禁带宽度。[0033]具有v坑的n型alingan高掺杂层601的掺si浓度为1×1019~5×1020cm-3。[0034]合并v坑的p型alingan高掺杂层901的掺mg浓度为3×1019~1×1021cm-3。[0035]平台为生长平面且为极性面,即(0001)晶面族,v坑在平台的投影为正六边形,v坑的侧壁为半极性面,以(1011)晶面族为最优。[0036]具有v坑的alingan基多量子阱层701有8个阱垒周期,其中701a为第一个量子阱、701b为第一个量子垒、701c为第二个量子阱、701d为第二个量子垒、701e为第三个量子阱、701f为第三个量子垒、701g为第四个量子阱、701h为第四个量子垒、701i为第五个量子阱、701j为第五个量子垒、701k为第六个量子阱、701l为第六个量子垒、701m为第七个量子阱、701n为第七个量子垒、701o为第八个量子阱(末量子阱)、701p为第八个量子垒(末量子垒)。[0037]具有v坑的alingan基多量子阱层701的第一个量子阱701a下表面到末量子阱701o上表面的平台厚度为d1,d1=111nm,v坑在末量子阱701o上表面的正六边形投影的对边之间的距离为d2,d2=120nm。[0038]v坑在末量子阱701o上表面的所有正六边形投影的面积之和与末量子阱701o上表面的面积之比为δ,δ值范围为15%~50%。[0039]v坑在末量子阱701o上表面的密度为ρ,即单位面积的v坑个数,ρ值范围为1×108cm-2~1×1010cm-2。[0040]衬底101为al2o3、sic、gan或si中的一种。[0041]上述实施例中:[0042]衬底101为硅衬底,缓冲层201为aln,n型alingan层301为掺si浓度5×1018cm-3的gan,alingan超晶格层401为32个周期的in0.08ga0.92n/gan周期结构,n区alingan电子阻挡层501为掺si浓度5×1018cm-3的al0.2ga0.8n,n型alingan高掺杂层601为掺si浓度3×1019cm-3的in0.1ga0.9n,alingan基多量子阱层701为8个周期的in0.3ga0.7n/gan周期结构,p区alingan电子阻挡层801为掺mg浓度5×1019cm-3的al0.2ga0.8n,合并v坑的p型alingan高掺杂层901为掺mg浓度1×1020cm-3的in0.1ga0.9n,p型alingan层1001为掺mg浓度5×1019cm-3的gan。[0043]最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
图片声明:本站部分配图来自人工智能系统AI生成,觅知网授权图片,PxHere摄影无版权图库。本站只作为美观性配图使用,无任何非法侵犯第三方意图,一切解释权归图片著作权方,本站不承担任何责任。如有恶意碰瓷者,必当奉陪到底严惩不贷!
内容声明:本文中引用的各种信息及资料(包括但不限于文字、数据、图表及超链接等)均来源于该信息及资料的相关主体(包括但不限于公司、媒体、协会等机构)的官方网站或公开发表的信息。部分内容参考包括:(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供参考使用,不准确地方联系删除处理!本站为非盈利性质站点,发布内容不收取任何费用也不接任何广告!
免责声明:我们致力于保护作者版权,注重分享,被刊用文章因无法核实真实出处,未能及时与作者取得联系,或有版权异议的,请联系管理员,我们会立即处理,本文部分文字与图片资源来自于网络,部分文章是来自自研大数据AI进行生成,内容摘自(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供学习参考,不准确地方联系删除处理!的,若有来源标注错误或侵犯了您的合法权益,请立即通知我们,情况属实,我们会第一时间予以删除,并同时向您表示歉意,谢谢!
一种AlInGaN基光电二极管的外延结构的制作方法
作者:admin
2022-07-30 14:40:38
338
关键词:
电气元件制品的制造及其应用技术
专利技术
- 下一篇: 一种减少变压器通气联管内应力变形的结构的制作方法
- 上一篇: 开关插拔式的有载调压变压器的制作方法