半导体集成电路装置及其动作方法与流程

测量装置的制造及其应用技术半导体集成电路装置及其动作方法1.相关申请的引用2.本技术基于并主张2021年01月28日申请的在先日本专利申请第2021-011674号的优先权的权益，该申请的所有内容通过引用而包含于本技术。技术领域3.本发明的实施方式涉及一种半导体集成电路装置及其动作方法。背景技术：4.以往，内置自检(bist：build-in self test)电路以静态随机存取存储器(sram：static random access memory)、只读存储器(rom：read only memory)、动态随机存取存储器(dram：dynamic random access memory)等存储器电路、随机逻辑、处理器逻辑等逻辑电路、或者相位同步电路(pll：phase locked loop)、ad/da转换器等模拟电路为测试对象。技术实现要素：5.本发明的一实施方式提供一种防止bist电路的测试遗漏的半导体集成电路装置及其动作方法。6.实施方式的半导体集成电路装置具备：测试对象电路；图案发生器，向测试对象电路提供输入数据；结果比较器，比较测试对象电路的输出数据与期望值数据，并输出测试结果信号；及控制电路，控制图案发生器及结果比较器；测试对象电路与结果比较器共同连接于第1时钟线上，图案发生器与控制电路共同连接于与第1时钟线不同的第2时钟线上。7.一个实施方式能够提供防止bist电路的测试遗漏的半导体集成电路装置及其动作方法。附图说明8.图1是比较例的半导体集成电路装置的框图。9.图2是比较例的结果比较器的电路框图。10.图3a(a)～(g)是比较例的半导体集成电路装置的动作时序图。11.图3b(a)～(g)是比较例的半导体集成电路装置中的测试对象电路(dut)的时钟线发生故障时的动作时序图。12.图4a是第1实施方式的半导体集成电路装置的电路框图。13.图4b是第1实施方式的结果比较器的电路框图。14.图5a(a)～(g)是第1实施方式的半导体集成电路装置正常动作时的时序图。15.图5b(a)～(g)是第1实施方式的半导体集成电路装置的测试对象电路(dut)的时钟线发生故障时的动作时序图。16.图6a是第2实施方式的半导体集成电路装置的电路框图。17.图6b是第2实施方式的结果比较器的电路框图。18.图7a(a)～(h)是第2实施方式的半导体集成电路装置正常动作时的时序图。19.图7b(a)～(h)是第2实施方式的半导体集成电路装置的测试对象电路(dut)的时钟线发生故障时的动作时序图。20.图8a是第3实施方式的半导体集成电路装置的电路框图。21.图8b是第3实施方式的结果比较器的电路框图。22.图9a(a)～(h)是第3实施方式的半导体集成电路装置正常动作时的时序图。23.图9b(a)～(h)是第3实施方式的半导体集成电路装置的测试对象电路(dut)的时钟线发生故障时的动作时序图。具体实施方式24.接下来，参考附图来说明实施方式。以下说明的说明书或附图的记载中，对相同构成要素附加相同符号并省略说明。附图是示意图。此外，以下所示的实施方式对用于具体化技术思想的装置、方法进行例示。实施方式可以在权利要求的范围内施加各种变更。在以下说明中，“bist电路的测试遗漏”是指在具备bist电路的半导体集成电路装置中，bist电路未进行测试却予以通过。25.(比较例的半导体集成电路装置)图1是比较例的半导体集成电路装置1的框图。26.如图1所示，半导体集成电路装置1具备测试对象电路(dut：device under test)8、及bist电路6。bist电路6具备图案发生器10、控制电路12、及结果比较器14。半导体集成电路装置1的时钟控制部(ct)18对共同输入至测试对象电路8及bist电路6包含的结果比较器14的第1时钟clk1进行控制，时钟控制部(cb)20对共同输入至bist电路6包含的图案发生器10及控制电路12的第2时钟clk2进行控制。根据通过/失败判定信号即测试结果信号trs、及测试结束信号tes这两个信号，来进行测试判断。所谓测试结果信号trs，是指表示测试对象是否有问题的信号。所谓测试结束信号tes，是指表示测试是否执行至最后的信号。27.控制电路12是在bist执行过程中对测试对象电路8、图案发生器10、结果比较器14进行控制的电路。另外，也可以在控制电路12上连接监视器端子mtr，所述监视器端子mtr用于对测试结束信号tes、测试结果信号trs等来自结果比较器14的信号进行观测。结果比较器14输出测试结果信号trs。当测试结束时，控制电路12在测试结果信号trs为低电平l时判定测试对象电路8没有问题，在测试结果信号trs为高电平h时判定测试对象电路8有问题。28.图案发生器10是用于生成输入至测试对象电路8的输入数据di的电路。29.在半导体集成电路装置1中，向测试对象电路8及结果比较器14提供时钟信号clk1，以与第1时钟信号clk1不同的线向图案发生器10及控制电路12提供第2时钟信号clk2。第1时钟信号clk1与第2时钟信号clk2也可以是相同时序。30.向测试对象电路8提供第1时钟信号clk1、及输入数据di。将测试对象电路8的输出数据do提供给结果比较器14。从结果比较器14将测试结果信号trs提供给控制电路12。31.图2是结果比较器14的电路框图。结果比较器14具备：期望值比较电路22，能与测试对象电路8连接；or栅极24，与期望值比较电路22连接；及结果保存电路26，与or栅极24连接，初始值为低电平l(0)。结果保存电路26例如具备d型触发器等触发器电路的构成。32.期望值比较电路22比较测试对象电路8的输出数据do与期望值数据ev，当两者一致时，输出低电平l(0)作为期望值比较数据eo，当两者不一致时，输出高电平h(1)作为期望值比较数据eo。将期望值比较数据eo输入至or栅极24。33.将or栅极24的输出输入至结果保存电路26。此外，结果保存电路26在被输入时钟信号clk1的同时输出测试结果信号trs。or栅极24的输出是期望值比较数据eo与测试结果信号trs的or输出。34.图3a是半导体集成电路装置1的动作时序图。图3b是针对测试对象电路8的第1时钟线发生故障时的动作时序图。35.在图3a及图3b中，(a)表示输入数据di，(b)表示时钟信号clk1，(c)表示输出数据do，(d)表示期望值数据ev，(e)表示时钟信号clk2，(f)表示测试结果信号trs，(g)表示测试结束信号tes。36.(结果比较器正常动作且测试对象电路8无问题时)(动作时序图：图3a)在结果比较器14中，每隔第1时钟信号clk1的时序比较输出数据do与期望值数据ev，在测试对象电路8的输出数据do与期望值数据ev一致的期间，测试结果信号trs如实线所示持续保存低电平l。测试结束信号tes在测试过程中保存低电平l，但测试结束后从低电平l转为高电平h。在此，由控制电路12判定测试对象电路8是否有问题。由于测试结果信号trs为低电平l，因此判定测试对象电路8没有问题。37.(结果比较器正常动作且测试对象电路8有问题时)(动作时序图：图3a)在测试对象电路8的输出数据do与期望值数据ev一致的期间，测试结果信号trs持续输出低电平l。例如，处于图3a的虚线a所示的范围。比较输出数据do与期望值数据ev，测试对象电路8的输出数据do与期望值数据ev不一致，且中途失败时，测试结果信号trs如虚线所示变成高电平h，并持续保存高电平h。测试结束信号tes在测试过程中保存低电平l，测试结束后从低电平l转为高电平h。在此，由控制电路12判定测试对象电路8是否有问题。由于测试结果信号trs为高电平h，因此判定测试对象电路8有问题。38.(结果比较器未正常动作时)(时钟线发生故障时：图3b)当针对测试对象电路8的时钟线发生故障时，如图3b(b)所示，针对测试对象电路8的时钟信号clk1变成低电平l。同样地，如图3b(b)所示，针对结果比较器14的第1时钟信号clk1变成低电平l。测试对象电路8停止动作。由此，即使输出数据do与期望值数据ev不一致，由于结果比较器14也不动作，因此测试结果信号trs持续保存初始值即低电平l。结果，尽管测试对象电路8有问题，但仍然判定测试对象电路8没有问题。即，尽管未正常测试仍然认为已经测试，从而发生测试遗漏。39.(第1实施方式)图4a表示第1实施方式的半导体集成电路装置2的电路框图。图4b是第1实施方式的结果比较器141的电路框图。40.半导体集成电路装置2也可以应用结果比较器141来代替比较例的结果比较器14。从结果比较器141输出测试结果信号trs1。41.如图4b所示，第1实施方式的结果比较器141具备：期望值比较电路22，能与测试对象电路8连接；or栅极24，与期望值比较电路22连接；结果保存电路26，与or栅极24连接，且初始值设置为低电平l(0)；及追加电路28，与结果保存电路26连接，且初始值设置为高电平h(1)。结果保存电路26及追加电路28也可以具备例如d型触发器等触发器电路的构成。42.将结果保存电路26的输出即测试结果信号trs输入至追加电路28。此外，追加电路28在被输入时钟信号clk1的同时，将测试结果信号trs1输出至bist电路6。控制电路12在测试结果信号trs1为低电平l(0)时判定测试对象电路8没有问题，测试正常进行，在测试结果信号trs1为高电平h(1)时，判定测试对象电路8有问题或者测试未正常进行。43.图5a是应用第1实施方式的结果比较器的半导体集成电路装置正常动作时的时序图。图5b是应用第1实施方式的结果比较器的半导体集成电路装置中的测试对象电路8及结果比较器141的时钟线发生故障时的动作时序图。44.在图5a及图5b中，(a)表示输入数据di，(b)表示时钟信号clk1，(c)表示输出数据do，(d)表示期望值数据ev，(e)表示时钟信号clk2，(f)表示测试结果信号trs1，(g)表示测试结束信号tes。45.(结果比较器正常动作且测试对象电路8没有问题时)(动作时序图：图5a)结果比较器141首先根据测试结果信号trs1输出初始值h。测试开始后，测试对象电路8的输出数据do与期望值数据ev一致时，接收结果保存电路26的低电平l，追加电路28的状态切换成l，测试结果信号trs1输出低电平l。之后，在测试对象电路8的输出数据do与期望值数据ev一致的期间，测试结果信号trs1如实线所示持续保存低电平l。测试结束信号tes在测试过程中保存低电平l，但测试结束后从低电平l转为高电平h。在此，由控制电路12判定测试对象电路8是否有问题或测试是否正常进行。测试结束时测试结果信号trs1为低电平l，因此判定测试对象电路8没有问题而予以通过。46.(结果比较器正常动作且测试对象电路8有问题时)(动作时序图：图5a)在测试对象电路8的输出数据do与期望值数据ev一致的期间，测试结果信号trs1持续保存低电平l。例如，处于图5a的虚线a所示的范围。但是，测试对象电路8出现不良，测试对象电路8的输出数据do与期望值数据ev变得不一致时，测试结果信号trs1如虚线所示变成高电平h，并持续保存该高电平h。测试结束信号tes在测试过程中保存低电平l，但测试结束后从低电平l转为高电平h。在此，由控制电路12判定测试对象电路8是否有问题或测试是否正常进行。测试结束时测试结果信号trs1为高电平h，因此判定测试对象电路8有问题或测试未正常进行而判定失败。47.(结果比较器未正常动作时)(时钟线发生故障时：图5b)当针对测试对象电路8的时钟线clk1发生故障时，如图5b(b)所示，针对测试对象电路8的时钟信号clk1变成低电平l。同样地，如图5b(b)所示，针对结果比较器141的时钟信号clk1变成低电平l。测试对象电路8、结果比较器141均停止动作，因此来自结果比较器141的测试结果信号trs1持续输出追加电路28的初始值1、即高电平h。测试结束信号tes在测试过程中保存低电平l，但测试结束后从低电平l转为高电平h。在此，由控制电路12判定测试对象电路8是否有问题或测试是否正常进行。测试结束时测试结果信号trs1为高电平h，因此判定测试对象电路8有问题或测试未正常进行而判定失败。48.(第1实施方式的效果)在第1实施方式中，即使针对测试对象电路8的时钟线clk1发生故障时，也能判定为测试对象电路8有问题、或者测试未正常进行。因此，能够防止测试遗漏。49.(第2实施方式)图6a表示第2实施方式的半导体集成电路装置3的电路框图。图6b是第2实施方式的结果比较器142的电路框图。50.半导体集成电路装置3应用结果比较器142来代替第1实施方式的结果比较器141。从结果比较器142输出测试结果信号trs、追加电路输出信号tis。51.如图6b所示，第2实施方式的结果比较器142具备：期望值比较电路22，能与测试对象电路8连接；or栅极24，与期望值比较电路22连接；结果保存电路26，与or栅极24连接，且初始值为低电平l(0)；及追加电路30，与结果保存电路26并排配置，且初始值设置为0。也可以向追加电路30中输入结果保存电路26的初始值的反相信号fv(固定值)。52.将or栅极24的输出输入至结果保存电路26。此外，结果保存电路26在被输入时钟信号clk1的同时，输出测试结果信号trs。or栅极24的输出是期望值比较数据eo与测试结果信号trs的or输出。53.向追加电路30输入结果保存电路26的初始值0的反相信号fv(固定值)，之后将其值锁存并作为追加电路输出信号tis输出。54.与结果保存电路26同样地，追加电路30也可以具备例如d型触发器等触发器电路的构成。控制电路12在测试结果信号trs为低电平l且追加电路输出信号tis为高电平h时，判定测试对象电路8没有问题且测试正常进行，在测试结果信号trs为高电平h且追加电路输出信号tis为高电平h时，判定测试对象电路8有问题但测试正常进行，在追加电路输出信号tis为低电平l时判定测试未正常进行。55.图7a是应用第2实施方式的结果比较器142的半导体集成电路装置3正常动作时的时序图。图7b是应用第2实施方式的结果比较器142的半导体集成电路装置3中针对测试对象电路8及结果比较器142的时钟线发生故障时的动作时序图。56.在图7a及图7b中，(a)表示输入数据di，(b)表示时钟信号clk1，(c)表示输出数据do，(d)表示期望值数据ev，(e)表示时钟信号clk2，(f)表示测试结果信号trs，(g)表示测试结束信号tes，(h)表示追加电路输出信号tis。57.(结果比较器正常动作且测试对象电路8没有问题时)(动作时序图：图7a)结果比较器142在测试开始后向追加电路30输入初始值0的反相信号即高电平h(1)，之后持续输出该值作为追加电路输出信号tis。测试对象电路8的输出数据do与期望值数据ev一致时，结果保存电路26输出低电平l作为测试结果信号trs，之后在测试对象电路8的输出数据do与期望值数据ev一致的期间，测试结果信号trs如实线所示持续保存低电平l。测试结束信号tes在测试过程中保存低电平l，但测试结束后从低电平l转为高电平h。在此，由控制电路12判定测试对象电路8是否有问题或测试是否正常进行。测试结束时测试结果信号trs为低电平l，追加电路输出信号tis为高电平h，因此判定测试对象电路8没有问题且测试正常进行而予以通过。58.(结果比较器正常动作且测试对象电路8有问题时)(动作时序图：图7a)结果比较器142在测试开始后向追加电路30输入初始值0的反相信号即高电平h(1)，之后持续输出该值作为追加电路输出信号tis。在测试对象电路8的输出数据do与期望值数据ev一致的期间，测试结果信号trs持续保存低电平l。例如，处于图7a的虚线a所示的范围。但是，测试对象电路8出现不良，测试对象电路8的输出数据do与期望值数据ev变得不一致时，测试结果信号trs如虚线所示变成高电平h，并持续保存该高电平h。测试结束信号tes在测试过程中保存低电平l，但测试结束后从低电平l转为高电平h。在此，由控制电路12判定测试对象电路8是否有问题或测试是否正常进行。测试结束时测试结果信号trs为高电平h且追加电路输出信号tis为高电平h，因此判定测试对象电路8有问题但测试正常进行而判定失败。59.(结果比较器未正常动作时)(时钟线发生故障时：图7b)如图7b(b)所示，针对测试对象电路8的时钟线发生故障时，针对测试对象电路8的时钟信号clk1始终为低电平l。同样地，如图7b(b)所示，针对结果比较器142的时钟信号clk1也变成低电平l。测试对象电路8、结果比较器142均停止动作，因此来自结果比较器142的追加电路输出信号tis持续输出追加电路30的初始值0即低电平l。测试结果信号trs也持续输出结果保存电路26的初始值0、即低电平l。测试结束信号tes在测试过程中保存低电平l，但测试结束后从低电平l转为高电平h。在此，由控制电路12判定测试对象电路8是否有问题或测试是否正常进行。测试结束时追加电路输出信号tis为低电平l，因此无论测试结果信号trs的值如何，均判定测试未正常进行而判定为失败。60.(第2实施方式的效果)在第1实施方式中，即使判定为失败时，也能区分是测试对象电路8有问题、还是测试未正常进行。在本实施方式中，即使判定为失败，也能区分测试对象电路8有问题、还是测试本身未正常进行。61.(第3实施方式)图8a表示第3实施方式的半导体集成电路装置4的电路框图。图8b是第3实施方式的结果比较器143的电路框图。62.半导体集成电路装置4应用结果比较器143来代替第1实施方式的结果比较器141、第2实施方式的结果比较器142。从结果比较器143输出测试结果信号trs、追加电路输出信号tis。63.如图8b所示，第3实施方式的结果比较器143具备：期望值比较电路22，能与测试对象电路(dut)8连接；追加电路32，与期望值比较电路22连接且初始值设置为高电平h(1)；追加电路34，初始值为低电平l(0)；and栅极36，与追加电路32及追加电路34连接；or栅极38，与and栅极36连接；以及结果保存电路40，与or栅极38连接，且初始值设置为低电平l(0)。在or栅极38上还连接结果保存电路40的输出。追加电路34在测试开始后被输入高电平h(1)。追加电路32、追加电路34及结果保存电路40具备例如d型触发器等触发器电路的构成。向追加电路32、追加电路34及结果保存电路40输入时钟信号clk1。64.期望值比较电路22比较测试对象电路8的输出数据do与期望值数据ev，并输出期望值比较数据eo。将期望值比较数据eo输入至追加电路32。65.将追加电路32的输出输入至and栅极36。将追加电路34的输出也输入至and栅极36。即，and栅极36输出期望值比较数据eo与追加电路34的逻辑积。追加电路34也作为追加电路输出信号tis输出。观测追加电路输出信号tis可以判定结果比较器143的动作状态。当测试正常开始时，追加电路输出信号tis从低电平l(0)变成高电平h(1)。66.将追加电路34的输出输入至and栅极36。将and栅极36的输出输入至or栅极38。将or栅极38的输出输入至结果保存电路40。结果保存电路40在被输入时钟信号clk1的输入的同时，输出测试结果信号trs。将测试结果信号trs也输入至or栅极38。即，or栅极38的输出是and栅极36的输出与测试结果信号trs的or输出。67.控制电路12在测试结果信号trs为低电平l且追加电路输出信号tis为高电平h时，判定测试对象电路8没有问题、且测试正常进行，在测试结果信号trs为高电平h且追加电路输出信号tis为高电平h时，判定测试对象电路8有问题但测试正常进行，在追加电路输出信号tis为低电平l时判定测试未正常进行。68.图9a是应用第3实施方式的结果比较器的半导体集成电路装置正常动作时的时序图，图9b是针对测试对象电路8的时钟线发生故障时的动作时序图。69.在图9a及图9b中，(a)表示输入数据di，(b)表示时钟信号clk1，(c)表示输出数据do，(d)表示期望值数据ev，(e)表示时钟信号clk2，(f)表示测试结果信号trs，(g)表示测试结束信号tes，(h)表示追加电路输出信号tis。70.(结果比较器正常动作且测试对象电路8没有问题时)(动作时序图：图9a)结果比较器143在测试开始后在虚线d处向追加电路34输入高电平h(1)，之后持续输出该值作为追加电路输出信号tis。测试对象电路8的输出数据do与期望值数据ev一致时，期望值比较电路22输出低电平l，追加电路32变成低电平l。将来自追加电路34的高电平h输出、来自追加电路32的低电平l输出输入至and电路36。and电路36的输出变成低电平l并被输入至or电路38。向or电路38中输入初始值为低电平l的来自结果保存电路40的输出，结果，or电路38的输出变成低电平l并被输入至结果保存电路40。像这样，来自结果保存电路40的测试结果信号trs在测试对象电路8的输出数据do与期望值数据ev一致的期间，测试结果信号trs如实线所示持续保存低电平l。测试结束信号tes在测试过程中保存低电平l，但测试结束后从低电平l转为高电平h。在此，由控制电路12判定测试对象电路8是否有问题或测试是否正常进行。测试结束时测试结果信号trs为低电平l，追加电路输出信号tis为高电平h，因此判定测试对象电路8没有问题、且测试正常进行而予以通过。71.(结果比较器正常动作且测试对象电路8有问题时)(动作时序图：图9a)结果比较器143在测试开始后向追加电路34输入高电平h(1)，之后，持续输出该值作为追加电路输出信号tis。测试对象电路8的输出数据do与期望值数据ev一致时，期望值比较电路22输出低电平l，追加电路32变成低电平l。将来自追加电路34的高电平h输出、来自追加电路32的低电平l输出输入至and电路36。and电路36的输出变成低电平l并被输入至or电路38。向or电路38输入初始值为低电平l的来自结果保存电路40的输出，结果，or电路38的输出变成低电平l，并被输入至结果保存电路40。像这样，来自结果保存电路40的测试结果信号trs在测试对象电路8的输出数据do与期望值数据ev一致的期间，测试结果信号trs持续保存低电平l。例如，处于图9a的虚线a所示的范围。但是，测试对象电路8有问题，测试对象电路8的输出数据do与期望值数据ev变得不一致时，来自期望值比较电路22的输出变成高电平h。追加电路32的值变成高电平h。由此，and电路36的输出变成高电平h，or电路38的输出也变成高电平h。结果保存电路40也变成高电平h，之后测试结果信号trs如虚线所示变成高电平h，并持续保存该高电平h。测试结束信号tes在测试过程中保存低电平l，但测试结束后从低电平l转为高电平h。在此，由控制电路12判定测试对象电路8是否有问题或测试是否正常进行。测试结束时测试结果信号trs为高电平h且追加电路输出信号tis为高电平h，因此判定测试对象电路8有问题但测试正常进行而判定为失败。72.(结果比较器未正常动作时)(时钟线发生故障时：图9b)如图9b(b)所示，针对测试对象电路8的时钟线发生故障时，针对测试对象电路8的时钟信号clk1变成低电平l。追加电路输出信号tis持续输出追加电路34的初始值即低电平l。测试结果信号trs持续输出结果保存电路40的初始值即低电平l。测试结束信号tes在测试过程中保存低电平l，但测试结束后从低电平l转为高电平h。在此，由控制电路12判定测试对象电路8是否有问题或测试是否正常进行。测试结束时追加电路输出信号tis为低电平l，因此无论测试结果信号trs的值如何，均判定测试未正常进行而判定为失败。73.(第3实施方式的效果)根据本实施方式，也能获得与第2实施方式相同的效果。74.虽然对本发明的若干实施方式进行了说明，但这些实施方式是作为示例提出的，并不意图限定发明的范围。这些实施方式能以其它各种形态实施，且在不脱离发明主旨的范围内，可进行各种省略、置换、变更。这些实施方式及其变化包含在发明的范围及主旨，同样地包含在权利要求所记载的发明及其均等范围内。









图片声明：本站部分配图来自人工智能系统AI生成,觅知网授权图片,PxHere摄影无版权图库。本站只作为美观性配图使用,无任何非法侵犯第三方意图,一切解释权归图片著作权方,本站不承担任何责任。如有恶意碰瓷者,必当奉陪到底严惩不贷!




内容声明：本文中引用的各种信息及资料（包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主体（包括但不限于公司、媒体、协会等机构）的官方网站或公开发表的信息。部分内容参考包括:(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供参考使用,不准确地方联系删除处理！本站为非盈利性质站点,发布内容不收取任何费用也不接任何广告!




免责声明：我们致力于保护作者版权，注重分享，被刊用文章因无法核实真实出处，未能及时与作者取得联系，或有版权异议的，请联系管理员，我们会立即处理，本文部分文字与图片资源来自于网络，部分文章是来自自研大数据AI进行生成,内容摘自(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供学习参考,不准确地方联系删除处理!的,若有来源标注错误或侵犯了您的合法权益，请立即通知我们，情况属实，我们会第一时间予以删除，并同时向您表示歉意,谢谢!