一种高压集成电路和半导体电路的制作方法

发电;变电;配电装置的制造技术1.本实用新型涉及一种高压集成电路和半导体电路，属于功率半导体器件技术领域。背景技术：2.智能功率模块，即ipm(intelligent power module)，是一种将电力电子和集成电路技术结合的功率驱动类产品。智能功率模块把功率开关器件和高压驱动电路集成在一起，并内藏有过电压、过电流和过热等故障检测电路。智能功率模块一方面接收 mcu的控制信号，驱动后续电路工作，另一方面将系统的状态检测信号送回mcu。3.与传统分立方案相比，智能功率模块以其高集成度、高可靠性等优势赢得越来越大的市场，尤其适合于驱动电机的变频器及各种逆变电源，是变频调速、冶金机械、电力牵引、伺服驱动和变频家电的一种理想电力电子器件。4.高压集成电路，即hvic，是一种把mcu信号转换成驱动igbt信号的集成电路产品。hvic把p场效应管、n场效应管、三极管、二极管、稳压管、电阻、电容集成在一起，形成斯密特、低压levelshift、高压levelshift、脉冲发生电路、死区电路、互锁电路、延时电路、滤波电路、过电流保护电路和过热保护电路、欠压检测电路、自举电路等电路。hvic一方面接收mcu的控制信号，驱动后续igbt或 mos工作，另一方面将系统的状态检测信号送回mcu。是ipm内部的关键芯片。5.目前ipm的hvic只有vcc欠压保护功能，没有过压保护，当出现浪涌电压时，内部的稳压二极管钳位电压比较高，不能起到保护作用。需要外接tvs管，增加了客户应用成本。浪涌电压会使esd管子打开并钳位，vcc电流不能正常关闭时即出现闩锁现象，对内部的小功率器件造成损伤，造成hvic失效，ipm不能正常工作。技术实现要素：6.本实用新型需要解决的技术问题是解决半导体电路中高压集成芯片在过高电压冲击时vcc端口容易失效问题。7.具体地，本实用新型公开一种高压集成电路，包括：8.依次电性连接的自举电路、高压转换电路和高压输出驱动，所述高压输出驱动的输出端与相应的芯片输出管脚相连接；在所述自举电路与电源端之间还设置有开关管，所述开关管被配置为常开状态，当检测到电路出现闩锁效应时，所述开关管切换为关闭状态；9.依次电性连接的滤波转换电路、死区互锁电路和输入电路，所述输入电路分别与脉冲电路的一端以及延迟电路的一端电性连接，电源端与压带保护电路的输入端电连接，所述压带保护电路的第一输出端与脉冲电路的一端电性连接，所述脉冲电路的另一端通过高压转换电路与高压输出驱动电连接，所述压带保护电路的第二输出端与延迟电路的另一端均通过低压转换电路与相应芯片输出管脚相连接，所述压带保护电路设置有开关端口与开关管的栅极电性连接。10.可选的，所述压带保护电路包括欠压检测电路、过压检测电路、过压计时电路和逻辑控制电路；所述过压检测电路与过压计时电路电性连接，电源端分别通过欠压检测电路、过压检测电路、过压计时电路与逻辑控制电路的输入端电连接，所述逻辑控制电路的输出端包括第一输出端和第二输出端。11.可选的，所述欠压检测电路包括第一偏置电路、第一比较器和第一逻辑电路，电源端依次通过第一偏置电路和第一比较器与第一逻辑电路电性连接，所述第一逻辑电路的输出端与逻辑控制电路的输入端电连接。12.可选的，所述过压检测电路包括第二偏置电路、第二比较器和第二逻辑电路，电源端依次通过第二偏置电路和第二比较器与第二逻辑电路电性连接，所述第二逻辑电路的输出端分别与逻辑控制电路的输入端、过压计时电路的输入端电性连接。13.可选的，所述过压计时电路包括依次电性连接的输入逻辑电路、rc延时电路、第三比较器和输出逻辑电路，所述第二逻辑电路的输出端与输入逻辑电路电连接，所述输出逻辑电路与逻辑控制电路的输入端电连接。14.可选的，所述rc延时电路被配置为10-20ms中任意一数值。15.可选的，所述逻辑控制电路包括第一非门模块、第二非门模块、第三非门模块、第四非门模块、第一与非门模块和第二与非门模块；所述过压检测电路的输出端与第一与非门模块的输入端电连接，所述过压计时电路的输出端通过第一非门模块与第一与非门模块的输入端电连接；所述欠压检测模块通过第二非门模块与第二与非门模块的输入端电连接，所述第一与非门模块的输出端通过第三非门模块与第二与非门模块的输入端电连接，所述第二与非门模块的输出端通过第四非门模块与f0端电连接，所述第二与非门模块的输出端与相应的en-端、h端和l端电连接。16.可选的，所述开关管为场效应管。17.本实用新型还公开一种半导体电路，包括模块框架、高压集成芯片和晶体管，所述高压集成芯片包括如本实用新型目的之一中任意一项所述的高压集成电路，所述高压集成芯片包括输入引脚和输出引脚，所述模块框架设置有输入连接点和输出连接点，所述高压集成芯片和晶体管均设置于模块框架处，所述高压集成芯片的输出引脚均通过相应的晶体管与模块框架处的输出连接点相接，所述高压集成芯片的输入引脚与模块框架处的输入连接点相接。18.可选的，所述智能功率芯片的基板架构采用ims基板架构、dbc基板架构和cis 基板架构中的任意一种。19.本实用新型的高压集成电路中的开关管为常开状态，开关管导通时稳压二极管可以正常释放浪涌电压。但当发生闩锁时，开关管关闭，当开关管关闭时，开关管耐压加上稳压二极管耐压高于50v，可阻挡几乎所有的浪涌电压；并结合压带保护电路设置相应的过压保护和欠压保护功能，提高高压集成电路的稳定性，进而提高智能功率芯片使用的稳定性。附图说明20.图1为本实用新型实施例提供的高压集成电路的电路原理图；21.图2为本实用新型实施例提供的压带保护电路的电路原理框图；22.图3为本实用新型实施例提供的欠压检测电路的电路原理框图；23.图4为本实用新型实施例提供的过压检测电路的电路原理框图；24.图5为本实用新型实施例提供的过压计时电路的电路原理框图；25.图6为本实用新型实施例提供的逻辑控制电路的逻辑原理图；26.图7为本实用新型实施例提供的智能功率芯片的封装结构图示；27.图8为本实用新型实施例提供的智能功率芯片的基板架构示意图。具体实施方式28.需要说明的是，在结构或功能不冲突的情况下，本实用新型中的实施例及实施例中的特征可以相互组合。下面根据实例来详细说明本实用新型。29.实施例一30.目前ipm的hvic只有vcc欠压保护功能，没有过压保护，当出现浪涌电压时，内部的稳压二极管钳位电压比较高，不能起到保护作用。需要外接tvs管，增加了客户应用成本的问题。并且浪涌电压会使esd管子打开并钳位，vcc电流不能正常关闭时即出现闩锁现象，对内部的小功率器件造成损伤，造成hvic失效，ipm不能正常工作。31.本实用新型提出一种高压集成电路。如图1所示，其公开一种高压集成电路，包括：32.依次电性连接的自举电路10、高压转换电路20和高压输出驱动30，所述高压输出驱动30的输出端与相应的芯片输出管脚相连接；在所述自举电路10与电源端之间还设置有开关管40，所述开关管40被配置为常开状态，当检测到电路出现闩锁效应时，所述开关管40切换为关闭状态；33.依次电性连接的滤波转换电路50、死区互锁电路60和输入电路70，所述输入电路70分别与脉冲电路80的一端以及延迟电路90的一端电性连接，电源端与压带保护电路100的输入端电连接，所述压带保护电路100的第一输出端与脉冲电路80的一端电性连接，所述脉冲电路80的另一端通过高压转换电路20与高压输出驱动30电连接，所述压带保护电路100的第二输出端与延迟电路90的另一端均通过低压转换电路与相应芯片输出管脚相连接，所述压带保护电路100设置有开关端口与开关管40的栅极电性连接。34.闩锁效应是cmos工艺所特有的寄生效应，严重会导致电路的失效，甚至烧毁芯片。闩锁效应是由nmos的有源区、p衬底、n阱、pmos的有源区构成的n-p-n-p 结构产生的，当其中一个三极管正偏时，就会构成正反馈形成闩锁。避免闩锁的方法就是要减小衬底和n阱的寄生电阻，使寄生的三极管不会处于正偏状态。静电是一种看不见的破坏力，会对电子元器件产生影响。esd和相关的电压瞬变都会引起闩锁效应(latch-up)，是半导体器件失效的主要原因之一。如果有一个强电场施加在器件结构中的氧化物薄膜上，则该氧化物薄膜就会因介质击穿而损坏。很细的金属化迹线会由于大电流而损坏，并会由于浪涌电流造成的过热而形成开路。这就是所谓的“闩锁效应”。在闩锁情况下，器件在电源与地之间形成短路，造成大电流、eos(电过载) 和器件损坏。为了保护芯片电路，在具体实施时，开关管40可以选择三极管或者是场效应管作为开关管40使用，这两者都是常见的电子元件，其主要功能是用于进行电路的切断与导通，在本实用新型实施例中更为优选的采用场效应管作为开关管40，场效应管即是mos管，也即是图1中所示的g1，并且在实施时，在场效应管的漏极串联有二极管，设置该二极管的目的是为了对场效应管进行保护。设置该mos管的具体工作原理如下：vcc下拉电路增加mos管作为开关管40，mos管为常开状态，mos 管导通时稳压二极管可以正常释放浪涌电压。但当发生闩锁效应时，mos管关闭，当 mos管关闭时，mos耐压加上稳压二极管耐压高于50v，可阻挡几乎所有的浪涌电压，可以有效实现对芯片电路的保护。35.本实用新型实施例设置的压带保护电路100，具有欠压保护和过压保护功能，压带保护至少有vcc、en-、fo、g1、h、l等6个端口。上述压带保护电路100的输入端即是vcc端，压带保护电路100的第一输出端即是h端，压带保护电路100的第二输出端即是l端，压带保护电路100的开关端口也即是g1，压带保护电路100 通过g1与开关管40电性连接，压带保护电路100的使能端为en-。在本实用新型实施例中，vcc端口接到hvic的vcc电压，用来检测vcc电压是否过高或过低。en‑ꢀ为当出现欠压或过压时，电路会向hvic逻辑电路输出不使能信号，hvic没有使能信号时，内部逻辑电路都会关闭，停止工作。fo信号是当出现欠压或过压时，电路会向 hvic的fo(报错电路)输入有效信号，使hvic向mcu输出fo(故障)信息，让 mcu停止工作。g1为连接到vcc下拉mos管的栅极，当出现过压并且延时一段时间时，表示电压异常，可能vcc端口正在流大电流，此时压带保护电路100通过g1 把下拉mos关断，使电流关断，防止电路持续大电流烧毁。h和l分别为控制高侧逻辑和低侧逻辑的信号，当发生欠压和过压时，高侧逻辑和低侧逻辑被关断。高侧逻辑接到脉冲发生器之前，低侧逻辑接到输出驱动电路之前。通过开关管40与压带保护电路100配合使用，36.更为优选的，图2为本实用新型实施例提供的压带保护电路100的电路原理框图，如图2所示，所述压带保护电路100包括欠压检测电路110、过压检测电路120、过压计时电路130和逻辑控制电路140；所述过压检测电路120与过压计时电路130电性连接，电源端分别通过欠压检测电路110、过压检测电路120、过压计时电路130与逻辑控制电路140的输入端电连接，所述逻辑控制电路140的输出端包括第一输出端和第二输出端。37.在本实用新型实施例中压带保护电路100由至少4部分组成：1)欠压检测电路 110；2)过压检测电路120；3)过压计时电路130；4)逻辑控制电路140组成。具体的，欠压检测电路110与常规的欠压检测电路110一致，用于检测vcc电压，检测到 vcc电压过低时，输出欠压信号，由逻辑电路处理欠压信号。过压检测电路120用于检测vcc电压，当检测到vcc电压过高时，输出过压信号，同时向计时电路发送计时信号，计时完毕后计时器再向过压检测电路120返回计时完毕信号，过压检测电路 120再进行一次检测，如果仍然为过压，则判断为异常情况，启动过压保护。过压计时电路130，当接受到过压检测电路120过压信号时，计时电路开始计时，计时完毕后，向过压检测电路120反馈一个计时完毕信号，同时向逻辑控制电路140发送计时完毕信号。38.逻辑控制电路140是把欠压检测信号、过压检测信号、计时后第二次过压检测信号、计时开始和完成信号做一个综合处理，当欠压检测信号或过压检测信号出现时，逻辑控制电路140输出保护信号来关断hvic的工作，但此时vcc下拉mos管是没有关断的，仍然是可以释放浪涌的状态。当计时完毕后，仍然出现过压检测信号，则说明过压时间过长了，有可能是闩锁，因此逻辑控制电路140把mos管进行关断，切断电流来让hvic跳出闩锁状态。通过上述多种信号综合，能够更加有效的完成对闩锁效应的检测，并且能够保证用户芯片的有效使用。39.更为优选的，图3为本实用新型实施例提供的欠压检测电路的电路原理框图，如图3所示，所述欠压检测电路110包括第一偏置电路、第一比较器和第一逻辑电路，电源端依次通过第一偏置电路和第一比较器与第一逻辑电路电性连接，所述第一逻辑电路的输出端与逻辑控制电路140的输入端电连接。40.本实用新型实施例提供的欠压检测电路110由比较器、bias电路(偏置电路)和逻辑电路组成，比较器用于比较vcc电压电阻分压后的电压和设定电压，当分压后电压低于设定电压时，则认为vcc发生欠压。bias电路用于为比较器以及其它电路提供恒定电流。逻辑电路用于实现欠压点电压vuv和欠压恢复点电压vre产生一个δ v(迟滞电压)。并将检测到的欠压信号传输至逻辑控制电路140进行处理。41.更为优选的，图4为本实用新型实施例提供的过压检测电路的电路原理框图，如图4所示，所述过压检测电路120包括第二偏置电路、第二比较器和第二逻辑电路，电源端依次通过第二偏置电路和第二比较器与第二逻辑电路电性连接，所述第二逻辑电路的输出端分别与逻辑控制电路140的输入端、过压计时电路130的输入端电性连接。42.本实用新型实施例提供的过压检测电路120由比较器、bias电路(偏置电路)和逻辑电路组成，比较器用于比较vcc电压电阻分压后的电压和设定电压，当分压后电压高于设定电压时，认为vcc发生过压，输出1会输出过压保护信号。bias电路用于为比较器以及其它电路提供恒定电流。逻辑电路用于向计时电路发送计时信号，计时电路开始计时，计时完毕后接收到计时完毕信号，逻辑电路再接收比较器的第二次过压检测信号。如果过压消失，则说明浪涌已经释放完毕，vcc电压恢复正常。如果还是过压状态，则说明有可能出现了闩锁，则输出2会输出超长过压信号，可能出现了闩锁。43.更为优选的，图5为本实用新型实施例提供的过压计时电路130的电路原理框图，如图5所示，所述过压计时电路130包括依次电性连接的输入逻辑电路、rc延时电路、第三比较器和输出逻辑电路，所述第二逻辑电路的输出端与输入逻辑电路电连接，所述输出逻辑电路与逻辑控制电路140的输入端电连接。44.本实用新型实施例提供的过压计时电路130是由rc延时电路组成，一般把rc 常数设为10～20ms，即δt为10～20ms。当检测到有开始充电信号后，输入逻辑电路会开始向rc延时电路充电，电容电压从0v一直上升到v3比较电压的时间为δt，当电容电压上升到高于v3电压时，比较器cmp输出高电平，经过输出逻辑电路处理后，输出计时结束信号；并将计时结束信号传输至逻辑控制电路140进行综合判断。45.更为优选的，图6为本实用新型实施例提供的逻辑控制电路140的逻辑原理图，如图6所示，所述逻辑控制电路140包括第一非门模块、第二非门模块、第三非门模块、第四非门模块、第一与非门模块和第二与非门模块；所述过压检测电路120的输出端与第一与非门模块的输入端电连接，所述过压计时电路130的输出端通过第一非门模块与第一与非门模块的输入端电连接；所述欠压检测模块通过第二非门模块与第二与非门模块的输入端电连接，所述第一与非门模块的输出端通过第三非门模块与第二与非门模块的输入端电连接，所述第二与非门模块的输出端通过第四非门模块与f0 端电连接，所述第二与非门模块的输出端与相应的en-端、h端和l端电连接。46.本实用新型实施例的逻辑控制电路140实现了以下的逻辑功能：处于欠压状态或过压状态但计时没结束，输出信号①；处于过压状态且计时结束后仍然是过压状态，输出信号②；输出①时en-会输出一个信号，来实现关断hvic的功能；fo会输出一个信号让hvic报故障；h和l都输出保护信号关断高侧和低侧驱动；但此时g1不会打开。直到输出信号②时，g1才会变为低电平，vcc下来的mos管关闭；实现更高效的电路保护。本实用新型能解决ipm或hvic由于vcc电源浪涌过大，vcc电流不能正常关闭，出现闩锁现象，对内部的小功率器件造成损伤，造成ipm或hvic 失效的问题。47.具体的设计方案如下：进行压带保护电路100设计时，采用matlab进行逻辑仿真；进行欠压检测电路110、过压检测电路120、过压计时电路130、逻辑控制电路 140设计，采用cadence进行电路设计，采用spectre进行具体的电路功能仿真。当完成电路功能仿真之后，可以把压带保护电路100集成到hvic内部，进行hvic 完整电路的电路功能仿真。压带保护电路100版图设计，采用cadence的virtuoso 进行版图设计和mmsim进行drc和lvs查错。压带保护电路100版图集成到hvic 版图中，其中vcc连接到hvic版图的vcc线路上；使能信号连接到hvic版图的使能信号线上；g1线连接到vcc下拉mos管栅极上；fo线连接到fault电路的信号线上；h和l分别连接到高侧和低侧信号的逻辑门上。48.本实用新型的高压集成电路中的开关管40为常开状态，开关管40导通时稳压二极管可以正常释放浪涌电压。但当发生闩锁时，开关管40关闭，当开关管40关闭时，开关管40耐压加上稳压二极管耐压高于50v，可阻挡几乎所有的浪涌电压；并结合压带保护电路100设置相应的过压保护和欠压保护功能，提高高压集成电路的稳定性，进而提高智能功率芯片使用的稳定性。49.实施例二50.图7为本实用新型实施例提供的智能功率芯片300的封装结构图示，如图7所示，本实用新型还公开一种半导体电路，包括模块框架、高压集成芯片和晶体管，所述高压集成芯片包括如本实用新型实施例一中任意一项所述的高压集成电路，所述高压集成芯片包括输入引脚和输出引脚，所述模块框架设置有输入连接点和输出连接点，所述高压集成芯片和晶体管均设置于模块框架处，所述高压集成芯片的输出引脚均通过相应的晶体管与模块框架处的输出连接点相接，所述高压集成芯片的输入引脚与模块框架处的输入连接点相接。51.具体的，ipm由6通道hvic驱动6路igbt或mos管，6通道hvic内集成压带保护电路，压带保护电路是hvic内部的保护电路，对hvic的端口不造成任何影响。也即是ipm可以沿用现有的电路结构设计以及相应的芯片封装结构，其各种连接端口均没有进行改变，其主要是将实施例一中的高压集成电路封装到智能功率芯片中并实现更好的功能效果，其采用的6通道驱动与现有的智能功率芯片的驱动方式一致。52.更为优选的，图8为本实用新型实施例提供的智能功率芯片的基板架构示意图，所述智能功率芯片的基板架构采用ims基板架构、dbc基板架构和cis基板架构中的任意一种。53.在本实用新型实施例中采用传统的ims、dbc、cis ipm的封装方案来进行智能功率芯片的封装；ipm可采用ims基板、dbc基板、cis基板等架构，图8a为ims 基板架构ipm剖面图；图8b为dbc基板架构ipm剖面图，图8c为cis基板架构ipm 剖面图。54.本实用新型实施例能解决ipm由于vcc电源浪涌过大，vcc电流不能正常关闭，出现闩锁现象，对内部的小功率器件造成损伤，造成ipm失效的问题。55.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。56.在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。57.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本实用新型的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。58.在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。59.在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。60.尽管上面已经示出和描述了本实用新型的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本实用新型的限制，本领域的普通技术人员在本实用新型的范围内可以对上述实施例进行变化、修改、替换和变型。









图片声明：本站部分配图来自人工智能系统AI生成,觅知网授权图片,PxHere摄影无版权图库。本站只作为美观性配图使用,无任何非法侵犯第三方意图,一切解释权归图片著作权方,本站不承担任何责任。如有恶意碰瓷者,必当奉陪到底严惩不贷!




内容声明：本文中引用的各种信息及资料（包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主体（包括但不限于公司、媒体、协会等机构）的官方网站或公开发表的信息。部分内容参考包括:(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供参考使用,不准确地方联系删除处理！本站为非盈利性质站点,发布内容不收取任何费用也不接任何广告!




免责声明：我们致力于保护作者版权，注重分享，被刊用文章因无法核实真实出处，未能及时与作者取得联系，或有版权异议的，请联系管理员，我们会立即处理，本文部分文字与图片资源来自于网络，部分文章是来自自研大数据AI进行生成,内容摘自(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供学习参考,不准确地方联系删除处理!的,若有来源标注错误或侵犯了您的合法权益，请立即通知我们，情况属实，我们会第一时间予以删除，并同时向您表示歉意,谢谢!